Detail publikace

Metodika návrhu řadiče rekonfigurace pro Systémy odolné proti poruchám

PÁNEK, R. Metodika návrhu řadiče rekonfigurace pro Systémy odolné proti poruchám. Počítačové architektury & diagnostika 2018. Stachy: Západočeská univerzita v Plzni, 2018. s. 21-24. ISBN: 978-80-261-0814-6.
Název anglicky
Reconfiguration controller design methodology for Fault Tolerant Systems
Typ
článek ve sborníku konference
Jazyk
česky
Autoři
Pánek Richard, Ing. (UPSY)
Klíčová slova

Řadič rekonfigurace, systémy odolné proti poruchám, částečná dynamická rekonfigurace, FPGA.

Abstrakt

Programovatelná hradlová pole (FPGA) jsou v dnešní době populární nejen pro vestavěné systémy. Jejich nevýhodou je náchylnost na sluneční aktivitu, která díky radioaktivnímu záření způsobuje poruchy konfigurační paměti známé jako SEU. Ty mohou způsobit selhání celého systému. Proto je vyvíjena řada metod pro zvýšení odolnosti proti poruchám. Pro FPGA je typické využití prostorové redundance např. TMR, která ale poruchy pouze maskuje. Proto je velice vhodné využít klíčové schopnosti FPGA - rekonfigurace a tudíž moci poruchy opravit. Vše potřebné k opravě pomocí rekonfigurace musí zajistit její řadič. Ovšem existuje mnoho přístupů jak jej implementovat a proto se v rámci disertační práce zabývám jeho návrhem. Dále je představen nástroj pro odhad spolehlivosti systému založeného na TMR a rekonfiguraci. Nástroj je založený na simulaci systému s parametry MTTF a dobou rekonfigurace.

Rok
2018
Strany
21–24
Sborník
Počítačové architektury & diagnostika 2018
ISBN
978-80-261-0814-6
Vydavatel
Západočeská univerzita v Plzni
Místo
Stachy
BibTeX 
@inproceedings{BUT155072,
  author="Richard {Pánek}",
  title="Metodika návrhu řadiče rekonfigurace pro Systémy odolné proti poruchám",
  booktitle="Počítačové architektury & diagnostika 2018",
  year="2018",
  pages="21--24",
  publisher="Západočeská univerzita v Plzni",
  address="Stachy",
  isbn="978-80-261-0814-6",
  url="https://www.fit.vut.cz/research/publication/11770/"
}
Nahoru