An Experimental Evaluation of Fault-Tolerant FPGA-based Robot Controller

FPGA, odolnost proti poruchám, řidicí jednotka robota, VHDL, ověřování odolnosti proti poruchám.

FPGA obvody se stávají stále populárnější v řade oblastí. Nevýhodou je jejich náchylnost k poruchám způsobeným nabitými částicemi v konfigurační paměti SRAM. Tyto nabité částice mohou změnit chování celého obvodu. Tento typ poruch je nazýván Single Event Upset (SEU). Tento problém je o to větší, čím kritičtější systém je pomocí FPGA řízen. Existuje řada způsobů pro zajištění odolnosti proti poruchám a nové vznikají. Je také důležité tyto přístupy ověřovat a testovat s vyuřitím reálných FPGA. V tomto článku je představena platforma pro ověřování technik pro zajištění odolnosti proti poruchám založená na funkční verifikaci a injekci poruch do FPGA. Jako experimentální systém je využita řidící jednotka robota pro hledání cesty v bludišti a simulovaný robot v bludišti.