Fault Tolerance in HLS for the Purposes of Reliable System Design Automation

Odolnost proti poruchám, vysokoúrovňová syntéza, High-Level Synthesis, Catapult C, automatizace návrhu elektronických systémů, Electronic Design Automation, řadič robota, C++

V prezentaci bude představena existující metoda pro vkládání redundance do systémů generovaných pomocí HLS. Dále budou představena vylepšení této metody ve formě volby majoritní funkce. Zjistili jsme, že volba majoritní funkce ovlivňuje nejen výslednou spolehlivost, ale rovněž výrazně mění úroveň spotřebovaných zdrojů. Prezentace rovněž adresuje volbu úrovně redundance, vyhodnocuje počet redundantních modulů při násobné injekci poruch. Případová studie je realizována za pomoci naší platformy využívající robota hledajícího cestu v bludišti s využitím tzv. algoritmu levé ruky. Platforma dále využívá injektáž poruch v kombinaci s funkční verifikací obvodu. Pro implementaci obvodu, do které je prováděna injektáž poruch, využíváme hradlová pole FPGA (Field Programmable Gate Arrays). Náš přístup není limitován na FPGA, tuto technologii využíváme z důvodu jejích širokých možností uplatnění pro účely vyhodnocení našich implementací.