Detail publikace

ADAC: Automated Design of Approximate Circuits

ČEŠKA, M.; MATYÁŠ, J.; MRÁZEK, V.; VAŠÍČEK, Z.; SEKANINA, L.; VOJNAR, T. ADAC: Automated Design of Approximate Circuits. In Proceedings of 30th International Conference on Computer Aided Verification (CAV'18). Oxford, UK: Springer International Publishing, 2018. p. 612-620. ISBN: 978-3-319-96145-3.
Název česky
ADAC: Nástroj pro automatizovaný vývoj aproximovaných obvodů
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Češka Milan, doc. RNDr., Ph.D. (UITS)
Matyáš Jiří, Ing., Ph.D. (VZ VERIFIT)
Mrázek Vojtěch, Ing., Ph.D. (UPSY)
Vašíček Zdeněk, doc. Ing., Ph.D. (UPSY)
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY)
Vojnar Tomáš, prof. Ing., Ph.D. (UITS)
Klíčová slova

approximate circuits, energy-efficient computing, design automation, approximate equivalence checking, Cartesian Genetic Programming, SAT and BDD-based decision procedures

Abstrakt

Aproximované obvody s uvolněnými nároky na přesnost výpočtů hrají důležitou roli ve vývoji energeticky úsporných počítačových systémů. Vývoj přibližných obvodů je časově náročný proces, během kterého se snažíme nalézt řešení s ideálním kompromisem mezi aproximační chybou a úsporou energie. V tomto článku představujeme ADAC - nový framework pro automatizovaný vývoj přibližných aritmetických obvodů. ADAC unikátním způsobem integruje efektivní simulaci a formální metody pro zkoumání přibližné ekvivalence do prohledávacího algoritmu pro optimalizaci obvodů. ADAC je implementován jako modul v rámci volně dostupného nástroje pro syntézu a verifikaci hardware ABC. Tento nástroj je schopen během několika hodin vytvořit kvalitní Pareto fronty složitých obvodů (až po 32 bitové násobičky), které zahrnují řešení s různými kompromisy mezi aproximační chybou a dosaženými úsporami. Velikost aproximační chyby je navíc formálně zaručena. Tyto skutečnosti ukazují na vynikající výkonnost a škálovatelnost tohoto nástroje v porovnání s ostatními existujícími přístupy.

Rok
2018
Strany
612–620
Sborník
Proceedings of 30th International Conference on Computer Aided Verification (CAV'18)
Konference
30th International Conference on Computer Aided Verification, Oxford, GB
ISBN
978-3-319-96145-3
Vydavatel
Springer International Publishing
Místo
Oxford, UK
DOI
10.1007/978-3-319-96145-3_35
UT WoS
000491481600035
EID Scopus
2-s2.0-85051146958
BibTeX 
@inproceedings{BUT155051,
  author="Milan {Češka} and Jiří {Matyáš} and Vojtěch {Mrázek} and Zdeněk {Vašíček} and Lukáš {Sekanina} and Tomáš {Vojnar}",
  title="ADAC: Automated Design of Approximate Circuits",
  booktitle="Proceedings of 30th International Conference on Computer Aided Verification (CAV'18)",
  year="2018",
  pages="612--620",
  publisher="Springer International Publishing",
  address="Oxford, UK",
  doi="10.1007/978-3-319-96145-3\{_}35",
  isbn="978-3-319-96145-3",
  url="https://www.fit.vut.cz/research/publication/11731/"
}
Nahoru