Detail publikace
Hardware Acceleration of Intrusion Detection Systems for High-Speed Networks
Kekely Lukáš, Ing., Ph.D. (UPSY)
Puš Viktor, Ing., Ph.D. (VZ ANT)
Piecek Adam, Ing.
Kořenek Jan, doc. Ing., Ph.D. (UPSY)
Suricata IDS, high-speed networks, hardware acceleration
Systémy IDS patří mezi významné technologie pro zajištění bezpečnosti počítačových sítí. Z důvodu vysoké výpočetní náročnosti je však velmi obtížné splnit výkonnostní požadavky pro nasazení IDS ve vysokorychlostních sítích. Článek je proto zaměřen na akceleraci těchto systémů s využitím informovaného zahazování paketů. Omezené výpočetní prostředky IDS jsou využity k analýze pouze nejvýznamnější části síťového provozu, zatímco zpracování zbývajícího síťového provozu je prováděno v FPGA. Příspěvek srovnává výsledky softwarové a FPGA implementace konceptu a ukazuje, že řízené zahazování paketů části síťového provozu umožňuje dosáhnout systému IDS výrazně lepších výkonnostních parametrů.
@inproceedings{BUT155038,
author="Jan {Kučera} and Lukáš {Kekely} and Viktor {Puš} and Adam {Piecek} and Jan {Kořenek}",
title="Hardware Acceleration of Intrusion Detection Systems for High-Speed Networks",
booktitle="Proceedings of the 2018 Symposium on Architectures for Networking and Communications Systems",
year="2018",
pages="177--178",
publisher="Association for Computing Machinery",
address="Ithaca, NY",
doi="10.1145/3230718.3232114",
isbn="978-1-4503-5902-3",
url="https://www.fit.vut.cz/research/publication/11796/"
}