Detail publikace

FT-EST Framework: Reliability Estimation for the Purposes of Fault-Tolerant Systems Design Automation

LOJDA, J.; PODIVÍNSKÝ, J.; ČEKAN, O.; PÁNEK, R.; KOTÁSEK, Z. FT-EST Framework: Reliability Estimation for the Purposes of Fault-Tolerant Systems Design Automation. In Proceedings of the 2018 21st Euromicro Conference on Digital System Design. Praha: IEEE Computer Society, 2018. p. 244-251. ISBN: 978-1-5386-7376-8.
Název česky
FT-EST Framework: Odhad spolehlivosti pro účely automatického návrhu systémů odolných proti poruchám
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Lojda Jakub, Ing., Ph.D. (UPSY)
Podivínský Jakub, Ing., Ph.D. (UFYZ)
Čekan Ondřej, Ing., Ph.D. (UFYZ)
Pánek Richard, Ing. (UPSY)
Kotásek Zdeněk, doc. Ing., CSc.
Klíčová slova

Odolný proti poruchám, odhad vlastností odolných systémů, FT-EST, verifikace, vysokoúrovňová syntéza, redundantní datové typy.

Abstrakt

Složitost dnešních systémů roste s úrovní integrace na čipu. Za těchto okolností stoupají nároky na techniky pro zvyšování spolehlivosti systémů, přičemž zapracování těchto technik do systémů je stále náročnější z důvodu zmíněné rostoucí složitosti. Proto pracujeme na způsobu automatického návrhu systémů odolných proti poruchám, takový přístup si však vyžádá rychlou zpětnou vazbu během tvorby kandidátního řešení. V tomto článku je prezentována jedna z komponent automatického přístupu, která umožňuje akcelerovaný odhad odolnosti - Fault Tolerance ESTimation (FT-EST) framework. Pro účely vyhodnocení zde využíváme námi dříve navržený princip vkládání redundantních komponent do systému pomocí redundantních datových typů. Redundantní datové typy umožňují vkládat redundanci do systému syntetizovaného pomocí vysokoúrovňové syntézy (z angl. High-Level Synthesis, HLS) s granularitou na úrovni operací nad datovými typy v daném algoritmu. Samotný odhad odolnosti je prováděn na hradlovém poli FPGA za pomoci injektáže poruch ve spojení s funkční verifikací. Výsledky indikují principiální funkčnost redundantních datových typů, nicméně rovněž naznačují místa pro budoucí vylepšení (např. pro operaci odečítání).

Rok
2018
Strany
244–251
Sborník
Proceedings of the 2018 21st Euromicro Conference on Digital System Design
Konference
21st Euromicro Conference on Digital Systems Design, FIT ČVUT, Thákurova 9, 160 00 Praha 6, CZ
ISBN
978-1-5386-7376-8
Vydavatel
IEEE Computer Society
Místo
Praha
DOI
10.1109/DSD.2018.00053
UT WoS
000537466600037
EID Scopus
2-s2.0-85056474640
BibTeX 
@inproceedings{BUT155032,
  author="Jakub {Lojda} and Jakub {Podivínský} and Ondřej {Čekan} and Richard {Pánek} and Zdeněk {Kotásek}",
  title="FT-EST Framework: Reliability Estimation for the Purposes of Fault-Tolerant Systems Design Automation",
  booktitle="Proceedings of the 2018 21st Euromicro Conference on Digital System Design",
  year="2018",
  pages="244--251",
  publisher="IEEE Computer Society",
  address="Praha",
  doi="10.1109/DSD.2018.00053",
  isbn="978-1-5386-7376-8",
  url="https://www.fit.vut.cz/research/publication/11707/"
}
Nahoru