Detail publikace
Scalable Construction of Approximate Multipliers With Formally Guaranteed Worst Case Error
Vašíček Zdeněk, doc. Ing., Ph.D. (UPSY)
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY)
JIANG, H.
HAN, J.
Approximate computing circuits and systems, circuit synthesis, circuits, computers and information processing
Přibližné počítání využívá faktu, že řada aplikací toleruje určité chyby při výpočtech. Přibližné obvody, jako jsou násobičky, se v těchto aplikacích používají ke snížení celkového elektrického příkonu. Nicméně se pro jejich vytváření používají buď ad-hoc struktury nebo se používá automatizovaný návrh, který je však pro velké obvody komplikovaný z důvodu velkého prohledávaného stavového prostoru. Navíc existující metody typicky neposkytují formální garanci chyby pro velké aproximační násobičky. Tyto problémy jsme vyřešili pomocí obecné a efektivní metody pro konstrukci kvalitních velkých násobiček z pohledu návrhových parametrů, jako je maximální chyba a energie (součin příkonu a zpoždění). Tento přístup je demonstrován na návrhu přibližných 16-bitových násobiček, který je porovnán s dalšími metodami prezentovanými v literatuře.
@article{BUT155014,
author="MRÁZEK, V. and VAŠÍČEK, Z. and SEKANINA, L. and JIANG, H. and HAN, J.",
title="Scalable Construction of Approximate Multipliers With Formally Guaranteed Worst Case Error",
journal="IEEE Trans. on VLSI Systems.",
year="2018",
volume="26",
number="11",
pages="2572--2576",
doi="10.1109/TVLSI.2018.2856362",
issn="1063-8210",
url="https://www.fit.vut.cz/research/publication/11678/"
}