State Synchronization of Faulty Soft Core Processors in Reconfigurable TMR Architecture

fault tolerant system, FPGA, state synchronization,  partial dynamic reconfiguration, recovery, soft core processor.

Systémy odolné proti poruchám implementované v SRAM FPGA obvodech jsou často zabezpečeny kombinací trojité modulární redundance a částečné dynamické rekonfigurace. V případě, že je část konfigurační paměti SRAM s kopií chráněného obvodu rekonfigurována za běhu, restart systému je nejjednodušší způsob, jak přivést všechny tři kopie obvodu zpět do plně synchronního a funkčního stavu. Soft core procesory jsou komplexní systémy, které vyžadují preciznější techniku pro synchronizaci stavu systému a dat získaných během předešlých výpočtů bez porušení funkčnosti procesorů a vykonávaného programu. Tento článek prezentuje současný stav našeho výzkumu zaměřeného na metodiku synchronizace stavu pro soft core procesory.