Detail publikace

Parallel Optimization of Transistor Level Circuits using Cartesian Genetic Programming

MRÁZEK, V.; VAŠÍČEK, Z. Parallel Optimization of Transistor Level Circuits using Cartesian Genetic Programming. In GECCO Companion '17 Proceedings of the Companion Publication of the 2017 on Genetic and Evolutionary Computation Conference. Berlin: Association for Computing Machinery, 2017. p. 1849-1856. ISBN: 978-1-4503-4939-0.
Název česky
Paralelní optimalizace obvodů popsaných na úrovni tranzistorů pomocí kartézského genetického programování
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Mrázek Vojtěch, Ing., Ph.D. (UPSY)
Vašíček Zdeněk, doc. Ing., Ph.D. (UPSY)
Klíčová slova

Evolutionary optimization, transistor-level, parallel systems, digital circuits 

Abstrakt

Cílem toho článku je ukázat nový paralelní přístup k evoluční optimalizaci kombinačních obvodů popsaných na úrovni tranzistorů. Evoluční optimalizace je řízena fitness funkcí určenou simulátorem kandidátních obvodů. Byl představen nový diskrétní simulátor, který má dobrý poměr mezi rychlostí a přesností evaluace. Simulátor je založen na událostně řízené simulaci. Mimo to byl použit přesný numerický SPICE simulátor, který validuje výsledky diskrétního simulátoru v průběhu evaluace. Abychom zvýšili rychlost evoluce, byly zavedeny tři nové paralelní přístupy: (i) paralelismus na úrovni vláken, (ii) využívající více uzlů, které mezi sebou komunikují a distribuují nejlepší řešení a (iii) architektura klient-server, která řeší problém omezeného počtu instancí SPICE simulátoru.

Rok
2017
Strany
1849–1856
Sborník
GECCO Companion '17 Proceedings of the Companion Publication of the 2017 on Genetic and Evolutionary Computation Conference
Konference
Genetic and Evolutionary Computation Conference 2017, Berlin, DE
ISBN
978-1-4503-4939-0
Vydavatel
Association for Computing Machinery
Místo
Berlin
DOI
10.1145/3067695.3084212
UT WoS
000625865500312
EID Scopus
2-s2.0-85026862943
BibTeX 
@inproceedings{BUT144422,
  author="Vojtěch {Mrázek} and Zdeněk {Vašíček}",
  title="Parallel Optimization of Transistor Level Circuits using Cartesian Genetic Programming",
  booktitle="GECCO Companion '17 Proceedings of the Companion Publication of the 2017 on Genetic and Evolutionary Computation Conference",
  year="2017",
  pages="1849--1856",
  publisher="Association for Computing Machinery",
  address="Berlin",
  doi="10.1145/3067695.3084212",
  isbn="978-1-4503-4939-0",
  url="https://www.fit.vut.cz/research/publication/11377/"
}
Nahoru