Detail publikace

Testable Design Verification Using Petri Nets

RŮŽIČKA, R. Testable Design Verification Using Petri Nets. Proceedings of Euromicro Symposium on Digital System Design 2003. Los Alamitos, CA: IEEE Computer Society Press, 2003. p. 304-311. ISBN: 0-7695-2003-0.
Název česky
Verifikace testovatelného návrhu s využitím Petriho sítí
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Růžička Richard, doc. Ing., Ph.D., MBA (UPSY)
Klíčová slova

Testability Analysis, Testability Verification, Petri Nets, I path, RTL Digital Circuits

Abstrakt

V tomto článku je popsána metoda pro formální verifikaci testovatelného návrhu. Jejím vstupem je struktura číslicového obvodu na úrovni RT navržená s využitím zásad návrhu pro snadnou testovatelnost. Navržená metodika umožňuje verifikovat testovatelnost každého prvku či části obvodu. Je použit model založený na Petriho sítích a běžné metody analýzy Petriho sítí. Na modelu je možné dokázat, jestli obvodový prvek nebo část obvodu lze či nelze zvoleným způsobem testovat, tj. jestli cesty, zvolené pro přenos diagnostických dat jsou skutečně použitelné či nikoliv a pokud ne, proč.

Rok
2003
Strany
304–311
Sborník
Proceedings of Euromicro Symposium on Digital System Design 2003
ISBN
0-7695-2003-0
Vydavatel
IEEE Computer Society Press
Místo
Los Alamitos, CA
BibTeX 
@inproceedings{BUT14194,
  author="Richard {Růžička}",
  title="Testable Design Verification Using Petri Nets",
  booktitle="Proceedings of Euromicro Symposium on Digital System Design 2003",
  year="2003",
  pages="304--311",
  publisher="IEEE Computer Society Press",
  address="Los Alamitos, CA",
  isbn="0-7695-2003-0"
}
Nahoru