Detail publikace

A multi-protocol cache controller

KUTÁLEK, V.; DVOŘÁK, V. A multi-protocol cache controller. IFAC Workshop on Programmable devices and systems - PDS 2003. Ostrava: VŠB - Technical University of Ostrava, 2003. p. 220-225. ISBN: 0-08-044130-0.
Název česky
Víceprotokolový řadič paměti cache
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Kutálek Vladimír, Ing., Ph.D.
Dvořák Václav, prof. Ing., DrSc.
Klíčová slova

Protokoly koherence vyrovnávací paměti, multiprocesorové sběrnicové systémy, ladící parametry

Abstrakt

Multiprocesory se sdílenou pamětí a s distribouvanou vyreovnávací pamětí mohou používat inavalidate nebo update protokoly pro zajištění koherence dat. Tento článek navrhuje použití různých protokolů v jedné aplikaci dle toho, který protokol je efektivnější pro daný způsob přístup k dané proměnné. Model využívající dva různé protokoly byl vytvořen v jazyce Transim. Každý řádek ve vyrovnávací paměti je navíc označen typem použitého protokolu. Dva nejpoužívanější čtyřstavové write-back protokoly jsou implemetovány: MESI (invalidate) a Dragon (update) protokol.

Rok
2003
Strany
220–225
Sborník
IFAC Workshop on Programmable devices and systems - PDS 2003
ISBN
0-08-044130-0
Vydavatel
VŠB - Technical University of Ostrava
Místo
Ostrava
BibTeX 
@inproceedings{BUT13782,
  author="Vladimír {Kutálek} and Václav {Dvořák}",
  title="A multi-protocol cache controller",
  booktitle="IFAC Workshop on Programmable devices and systems - PDS 2003",
  year="2003",
  pages="220--225",
  publisher="VŠB - Technical University of Ostrava",
  address="Ostrava",
  isbn="0-08-044130-0"
}
Nahoru