Detail publikace

Evoluční snižování příkonu: Od obvodů na úrovni tranzistorů po neuronové sítě na čipu

MRÁZEK, V. Evoluční snižování příkonu: Od obvodů na úrovni tranzistorů po neuronové sítě na čipu. Počítačové architektury a diagnostika PAD 2016. Bořetice: Fakulta informačních technologií VUT v Brně, 2016. s. 61-64. ISBN: 978-80-214-5376-0.
Název anglicky
Evolutionary reduction of power consumption: From transistor-level circuits till neural networks on the chip
Typ
článek ve sborníku konference
Jazyk
česky
Autoři
Mrázek Vojtěch, Ing., Ph.D. (UPSY)
Abstrakt

Snižování příkonu integrovaných obvodů je v dnešní době, například u mobilních aplikací, velmi důležité. Práce se zabývá využitím evolučních algoritmů pro optimalizaci příkonu kombinačních obvodů. Zaměřuje se zejména na aplikaci této optimalizace v reálných systémech. Na čtyřech vybraných aplikacích ukazuje možnosti snížení příkonu pomocí evolučních algoritmů. Byly navrženy nové prvky vhodné do technologické knihovny definující strukturu jednotlivých hradel na úrovni tranzistorů, byla snížena spotřeba mediánových filtrů, byly představeny nové metody aproximačního řazení a zefektivněna energetická náročnost klasifikace pomocí neuronových sítí. Všechny tyto aplikace spojuje stejná metoda návrhu využívající evoluční přístup.

Rok
2016
Strany
61–64
Sborník
Počítačové architektury a diagnostika PAD 2016
ISBN
978-80-214-5376-0
Vydavatel
Fakulta informačních technologií VUT v Brně
Místo
Bořetice
BibTeX 
@inproceedings{BUT133496,
  author="Vojtěch {Mrázek}",
  title="Evoluční snižování příkonu: Od obvodů na úrovni tranzistorů po neuronové sítě na čipu",
  booktitle="Počítačové architektury a diagnostika PAD 2016",
  year="2016",
  pages="61--64",
  publisher="Fakulta informačních technologií VUT v Brně",
  address="Bořetice",
  isbn="978-80-214-5376-0",
  url="https://www.fit.vut.cz/research/publication/11194/"
}
Nahoru