Detail publikace
Fast Simulation of Pipeline in ASIP simulators
ASIP, Simulator, Pipeline
Rychlý a přesný simulátor nově navrhovaných aplikačně specifických procesorů je zásadní při vývoji, testování a verifikaci, těchto procesorů a stejně tak je simulátor důležitý pro vývoj firmware. Simulátory na úrovni instrukcí jsou obvykle používány v raných fázích návrhu. Mají dobrý výkon, ale vzhledem k jejich nízké přesnosti se tyto simulátory nedají použít pro detailní analýzu linky zřetězení nebo časování v mikroarchitektuře. Pro tento úkol se používají přesné simulátory, simulátory na úrovni cyklů. Mají vysokou přesnost, protože celá mikroarchitektura se simuluje. Nicméně, čas simulace může být podstatně vyšší než v případě simulátorů na úrovni instrukcí. Řešení, které je představeno v tomto článku, zkracuje dobu simulace tím, že se efektivněji simuluje linka zřetězení. Experimentální výsledky ukazují podstatné zrychlení simulace. Řešení navíc může být použit při hardwarové realizaci navrhovaných aplikačně specifických procesorů.
@inproceedings{BUT111785,
author="Zdeněk {Přikryl}",
title="Fast Simulation of Pipeline in ASIP simulators",
booktitle="15th International Workshop on Microprocessor Test and Verification",
year="2014",
pages="1--6",
publisher="IEEE Computer Society",
address="Austin",
doi="10.1109/MTV.2014.18",
isbn="978-0-7695-4000-9"
}