Detail publikace

Trade-offs and Progressive Adoption of FPGA Acceleration in Network Traffic Monitoring

KEKELY, L.; PUŠ, V.; BENÁČEK, P.; KOŘENEK, J. Trade-offs and Progressive Adoption of FPGA Acceleration in Network Traffic Monitoring. In 2014 24th International Conference on Field Programmable Logic and Applications (FPL 2014). Munich: IEEE Circuits and Systems Society, 2014. p. 264-267. ISBN: 978-3-00-044645-0.
Název česky
Kompromisy a postupné zavádění FPGA akcelerace při monitorovaní síťových dat
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Kekely Lukáš, Ing., Ph.D. (UPSY)
Puš Viktor, Ing., Ph.D. (VZ ANT)
Benáček Pavel
Kořenek Jan, doc. Ing., Ph.D. (UPSY)
Klíčová slova

FPGA, monitorování,  akcelerace, aplikační protokoly, L7

Abstrakt

Současná hardwarově akcelerovaná jádra pro zpracování síťových dat jsou často dobře optimalizována na řešení jedné konkrétní úlohy, díky čemu dosahují vysoký stupeň zrychlení. Avšak pro řadu aplikací, jako monitorovaní a bezpečnost sítí, je nevyhnutné taky dosáhnout rychlého vývojového cyklu na zajištění rychlé reakce na nové bezpečnostní hrozby. Proto navrhujeme a vyhodnocujeme nový koncept hardwarové akcelerace pro flexibilní monitorování sítí na báze toků s podporou analýzy aplikačních protokolů. Koncept je nazván Software Defined Monitoring (SDM) a je postaven na spojení konfigurovatelného hardwarového akcelerátoru v FPGA s inteligentními monitorovacími úlohami fungujícími jako software na obecném procesoru. Monitorovací úlohy v software kontrolují stupeň detailů a typ informací zachovávaných hardwarovým předzpracováním. Tohle rozložení umožňuje rychlý vývoj prototypů aplikací v software, následován přesunem časově kritických sekcí zpracování do hardwaru. Koncept je též navržen s ohledem na škálovatelnost, proto je vhodný pro různé platformy s FPGA od vestavěných jednočipových řešení (jako Zynq nebo Cyclon V) až po vysoce-rychlostní monitorovací boxy pro páteřní sítě. Naše pilotní vysoce-rychlostní implementace s využitím FPGA akcelerační karty v komoditním serveru je schopna provádět měření na bázi toků rozšířeno o analýzu vybraných aplikačních protokolů na rychlostech až 100 Gb/s.                 

Rok
2014
Strany
264–267
Sborník
2014 24th International Conference on Field Programmable Logic and Applications (FPL 2014)
Konference
FPL 2014, Munich, DE
ISBN
978-3-00-044645-0
Vydavatel
IEEE Circuits and Systems Society
Místo
Munich
DOI
10.1109/FPL.2014.6927443
EID Scopus
2-s2.0-84911071739
BibTeX 
@inproceedings{BUT111645,
  author="Lukáš {Kekely} and Viktor {Puš} and Pavel {Benáček} and Jan {Kořenek}",
  title="Trade-offs and Progressive Adoption of FPGA Acceleration in Network Traffic Monitoring",
  booktitle="2014 24th International Conference on Field Programmable Logic and Applications (FPL 2014)",
  year="2014",
  pages="264--267",
  publisher="IEEE Circuits and Systems Society",
  address="Munich",
  doi="10.1109/FPL.2014.6927443",
  isbn="978-3-00-044645-0",
  url="https://www.fit.vut.cz/research/publication/10715/"
}
Nahoru