Detail publikace

Low Latency Book Handling in FPGA for High Frequency Trading

DVOŘÁK, M.; KOŘENEK, J. Low Latency Book Handling in FPGA for High Frequency Trading. In 17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. Warszawa: IEEE Computer Society, 2014. p. 175-178. ISBN: 978-1-4799-4558-0.
Název česky
Nízkolatenční správa knihy v FPGA pro rychlé obchodování na burze
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Dvořák Milan, Ing.
Kořenek Jan, doc. Ing., Ph.D. (UPSY)
Klíčová slova

FPGA, Cuckoo hashing, HFT, High Frequency Trading,

Abstrakt

 S neustálým rozvojem algoritmického obchodování sílí tlak na snižování latence systémů pro elektronické obchodování. Od snižování latence přenosu dat mezi aplikací a síťovým rozhraním se postupně přesunula pozornost na snižování latence dekódování zpráv, které přicházejích po síti zburzy. Kromě dekódování zpráv je ale důležité rychle aktualizovat iobraz burzy (knihu). Proto jsme navrhli novou hardwarovou architekturu, která na základě zpráv přicházejících z burzy udržuje aktuální knihu s nejnižšími nabídkovými a nejvyššími poptávkovými cenami. Pro každou zprávu je nutné najít obchodovaný instrument a odpovídajícím způsobem aktulizovat záznam. Navržená architektura využívá pro správu knihy kukaččí hašování, což umožňuje dosáhnout nízké latence při vyhledání instrumentu a současně vysoké míry zaplnění paměti pro uložení instrumentů. V příspěvku je diskutován kompromis mezi latencí vyhledání a efektivitou využití paměti. Při průměrné latenci 253 ns umožňuje navržená architektura pracovat s 112 700 instrumenty a to jen při využití 144 Mbit QDR SRAM.

Rok
2014
Strany
175–178
Sborník
17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems
Konference
DDECS 2014, Warsaw, PL
ISBN
978-1-4799-4558-0
Vydavatel
IEEE Computer Society
Místo
Warszawa
DOI
10.1109/DDECS.2014.6868785
UT WoS
000346734200035
EID Scopus
2-s2.0-84938792487
BibTeX 
@inproceedings{BUT111582,
  author="Milan {Dvořák} and Jan {Kořenek}",
  title="Low Latency Book Handling in FPGA for High Frequency Trading",
  booktitle="17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems",
  year="2014",
  pages="175--178",
  publisher="IEEE Computer Society",
  address="Warszawa",
  doi="10.1109/DDECS.2014.6868785",
  isbn="978-1-4799-4558-0",
  url="https://www.fit.vut.cz/research/publication/10622/"
}
Nahoru