Detail publikace

CRC based hashing in FPGA using DSP blocks

ZÁVODNÍK, T.; KEKELY, L.; PUŠ, V. CRC based hashing in FPGA using DSP blocks. In 17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. Warszawa: IEEE Computer Society, 2014. p. 179-182. ISBN: 978-1-4799-4558-0.
Název česky
Hašování založeno na CRC s použitím DSP bloků v FPGA
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Závodník Tomáš, Ing.
Kekely Lukáš, Ing., Ph.D. (UPSY)
Puš Viktor, Ing., Ph.D.
Klíčová slova

FPGA, CRC, DSP, Hash

Abstrakt

Navrhujeme nový přístup k výpočtu CRC funkcí, které se běžně užívají na detekci bitových chyb při práci s binárními daty. Náš přístup je navržen pro realizaci obecného hašování na FPGA, kde je možno CRC také použít. Metoda je vhodná pro aplikace, které pracují s paralelními vstupy o fixní velikosti a vyžadují vysokou propustnost (jako například hašovací tabulky). Na výpočet všech potřebných XOR operací pro CRC využíváme DSP bloků přítomných v moderních FPGA čipech, takže naše řešení nevyžaduje žádné LUT. Navrhujeme také heuristiku na redukci počtu DSP bloků potřebných pro výpočet, která je založená na Monte Carlo metodě. Naše experimentální výsledky ukazují, že jedním DSP blokem schopným realizovat 48 XOR operací je možno nahradit okolo jedenáct šest-vstupích LUT.       

Rok
2014
Strany
179–182
Sborník
17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems
ISBN
978-1-4799-4558-0
Vydavatel
IEEE Computer Society
Místo
Warszawa
DOI
UT WoS
000346734200036
EID Scopus
BibTeX
@inproceedings{BUT111578,
  author="Tomáš {Závodník} and Lukáš {Kekely} and Viktor {Puš}",
  title="CRC based hashing in FPGA using DSP blocks",
  booktitle="17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems",
  year="2014",
  pages="179--182",
  publisher="IEEE Computer Society",
  address="Warszawa",
  doi="10.1109/DDECS.2014.6868786",
  isbn="978-1-4799-4558-0",
  url="https://www.fit.vut.cz/research/publication/10614/"
}
Nahoru