Detail publikace

Evolutionary Design of Approximate Multipliers Under Different Error Metrics

VAŠÍČEK, Z.; SEKANINA, L. Evolutionary Design of Approximate Multipliers Under Different Error Metrics. In 17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. Warsaw: IEEE Computer Society, 2014. p. 135-140. ISBN: 978-1-4799-4558-0.
Název česky
Evoluční návrh přibližných násobiček pro různá chybová kritéria
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Klíčová slova

approximate circuit, multiplier, evolutionary design

Abstrakt

Přibližně počítající obvody jsou číslicové obvody navržené tak, že nedodržují specifikaci s cílem vylepšit příkon, výkonnost nebo plochu na čipu v porovnání s plně funkčními obvody. V článku je ukázáno, že lze takové obvody navrhovat pomocí evolučních výpočetních technik. Pozornost je zaměřena na zjištění vlivu způsobu definice chyby. Metoda začíná s plně funkčním řešením, které je následně degradováno pomocí kartézského genetického programování (CGP) tak, že není překročena povolená chyba. V další fázi dochází k minimalizaci počtu hradel a k optimalizaci dalších parametrů obvodu. Vliv různých způsobů definice chyby je ukázán v úloze návrhu násobičky.

Rok
2014
Strany
135–140
Sborník
17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems
ISBN
978-1-4799-4558-0
Vydavatel
IEEE Computer Society
Místo
Warsaw
DOI
UT WoS
000346734200027
EID Scopus
BibTeX
@inproceedings{BUT111522,
  author="Zdeněk {Vašíček} and Lukáš {Sekanina}",
  title="Evolutionary Design of Approximate Multipliers Under Different Error Metrics",
  booktitle="17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems",
  year="2014",
  pages="135--140",
  publisher="IEEE Computer Society",
  address="Warsaw",
  doi="10.1109/DDECS.2014.6868777",
  isbn="978-1-4799-4558-0",
  url="https://www.fit.vut.cz/research/publication/10513/"
}
Nahoru