Detail publikace

Evolutionary Digital Circuit Design with Fast Candidate Solution Establishment in Field Programmable Gate Arrays

DOBAI, R.; GLETTE, K.; TORRESEN, J.; SEKANINA, L. Evolutionary Digital Circuit Design with Fast Candidate Solution Establishment in Field Programmable Gate Arrays. In 2014 IEEE International Conference on Evolvable Systems Proceedings. Piscataway: Institute of Electrical and Electronics Engineers, 2014. p. 85-92. ISBN: 978-1-4799-4480-4.
Název česky
Evoluční návrh obvodů s rychlou rekonfiguraci v programovatelné hradlové pole
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Dobai Roland, Ing., Ph.D. (CK-SZZ)
Glette Kyrre
Torresen Jim, prof. Dr. Ing.
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY)
URL
Klíčová slova

evolutionary design, mutation, reconfiguration, image filters, Zynq.

Abstrakt

Programovatelná hradlová pole (FPGA) jsou populární platformou pro evoluci číslicových obvodů. Čipy FPGA podporují částečnou dynamickou rekonfiguraci, která dovoluje modifikovat zvolené obvody, zatímco ostatní obvody provádí výpočet. Existují různé přístupy k implementaci celého systému pro evoluční návrh a adaptaci obvodů v FPGA. V tomto článku je představen nový způsob rekonfigurace populace a nový operátor mutace pro evoluční algoritmy. Chromozóm reprezentující kandidátní řešení je mutován tak, že pouze jeden konfigurační rámec je požadován k vytvoření mutovaného kandidátního obvodu v FPGA. Experimentální výsledky potvrdily, že snížený počet konfiguračních rámců a zavedení mutace s jemnější granularitou umožňují urychlit evoluční návrh, generovat  více kandidátních řešení za jednotku času a získat kvalitnější řešení.

Rok
2014
Strany
85–92
Sborník
2014 IEEE International Conference on Evolvable Systems Proceedings
Konference
IEEE Symposium Series on Computational Intelligence, Orlando, US
ISBN
978-1-4799-4480-4
Vydavatel
Institute of Electrical and Electronics Engineers
Místo
Piscataway
DOI
10.1109/ICES.2014.7008726
UT WoS
000361481400012
EID Scopus
2-s2.0-84946692137
BibTeX 
@inproceedings{BUT111483,
  author="Roland {Dobai} and Kyrre {Glette} and Jim {Torresen} and Lukáš {Sekanina}",
  title="Evolutionary Digital Circuit Design with Fast Candidate Solution Establishment in Field Programmable Gate Arrays",
  booktitle="2014 IEEE International Conference on Evolvable Systems Proceedings",
  year="2014",
  pages="85--92",
  publisher="Institute of Electrical and Electronics Engineers",
  address="Piscataway",
  doi="10.1109/ICES.2014.7008726",
  isbn="978-1-4799-4480-4",
  url="http://dx.doi.org/10.1109/ICES.2014.7008726"
}
Nahoru