Detail publikace

Analýza a zlepšení testovatelnosti RTL číslicového obvodu

STRNADEL, J. Analýza a zlepšení testovatelnosti RTL číslicového obvodu. Sborník příspěvků ze semináře Počítačové Architektury & Diagnostika. Brno: Fakulta informačních technologií VUT v Brně, 2003. s. 24-29. ISBN: 80-214-2471-0.
Název anglicky
Testability analysis and improvements of a RTL digital circuit
Typ
článek ve sborníku konference
Jazyk
česky
Autoři
Strnadel Josef, Ing., Ph.D. (UPSY)
Klíčová slova

Testovatelnost, analýza testovatelnosti, návrh pro snadnou testovatelnost, strukturovaný návrh, částečný scan, úplný scan

Abstrakt

Příspěvek se věnuje blízkým tématům, problémům a pojmům souvisejícím s výzkumem v rámci mé disertační práce a používá jich k objasnění motivace a cílů tohoto výzkumu. Ten je zaměřen zejména na návrh efektivní metody analýzy testovatelnosti RTL číslicových obvodů a demonstraci jejího použití při automatizovaném návrhu pro snadnou testovatelnost s využitím techniky scan.

Rok
2003
Strany
24–29
Sborník
Sborník příspěvků ze semináře Počítačové Architektury & Diagnostika
ISBN
80-214-2471-0
Vydavatel
Fakulta informačních technologií VUT v Brně
Místo
Brno
BibTeX 
@inproceedings{BUT10893,
  author="Josef {Strnadel}",
  title="Analýza a zlepšení testovatelnosti RTL číslicového obvodu",
  booktitle="Sborník příspěvků ze semináře Počítačové Architektury & Diagnostika",
  year="2003",
  pages="24--29",
  publisher="Fakulta informačních technologií VUT v Brně",
  address="Brno",
  isbn="80-214-2471-0"
}
Nahoru