Detail publikace

Uplatnění formálních postupů při návrhu řadiče testu číslicového systému

MIKA, D. Uplatnění formálních postupů při návrhu řadiče testu číslicového systému. Počítačové Architektury & Diagnostika Pracovní seminář pro studenty doktorského studia Sborník příspěvků. Brno: Fakulta informačních technologií VUT v Brně, 2003. s. 17-23. ISBN: 80-214-2471-0.
Název anglicky
The formal method exercising in design of the test controller for digital circuits
Typ
článek ve sborníku konference
Jazyk
česky
Autoři
Mika Daniel, Ing., Ph.D.
Klíčová slova

Testovatelnost, test, řadič testu, časovaný automat.

Abstrakt

Práce se zabývá procesem návrhu řadiče testu na úrovni meziregistrových přenosů (anglicky RTL = Register Transfer Level). Je v ní diskutována problematika přenosu diagnostických dat k testovanému prvku a modelování činnosti řadiče testu při nastavování I-cest za použití formálního prostředku - časovaného automatu. V závěru je nastíněn možný přístup paralelního testování obvodových prvků.

Rok
2003
Strany
17–23
Sborník
Počítačové Architektury & Diagnostika Pracovní seminář pro studenty doktorského studia Sborník příspěvků
ISBN
80-214-2471-0
Vydavatel
Fakulta informačních technologií VUT v Brně
Místo
Brno
BibTeX 
@inproceedings{BUT10888,
  author="Daniel {Mika}",
  title="Uplatnění formálních postupů při návrhu řadiče testu číslicového systému",
  booktitle="Počítačové Architektury & Diagnostika Pracovní seminář pro studenty doktorského studia Sborník příspěvků",
  year="2003",
  pages="17--23",
  publisher="Fakulta informačních technologií VUT v Brně",
  address="Brno",
  isbn="80-214-2471-0"
}
Nahoru