Detail publikace
An Abstraction of Multi-Port Memories with Arbitrary Addressable Units
Smrčka Aleš, Ing., Ph.D. (UITS)
Vojnar Tomáš, prof. Ing., Ph.D. (UITS)
memory, register file, automatic formal verification, model checking
Článek popisuje přístup pro automatické generování abstraktních modelů pamětí, které mohou být využity pro efektivní verifikaci hardware. Prezentovaný přístup uvažuje možnost adresování dat o různých velikostech jako jsou např. slabiky, slova nebo dvojslova. Technika je také použitelná pro paměti s více čtecími a zápisovými porty, paměti s nulovým nebo jednotkovým zpožděním zápisu či čtení a umožňuje modelovat paměť s náhodným počátečním stavem, čímž je docíleno možnosti verifikovat daný návrh pro všechny možné počáteční konfigurace paměti. Popsaná abstrakce umožňuje modelovat rozměrná registrová pole a paměti takovým způsobem, který významně redukuje stavový prostor, jež je prohledáván v průběhu verifikace.
@inproceedings{BUT103450,
author="Lukáš {Charvát} and Aleš {Smrčka} and Tomáš {Vojnar}",
title="An Abstraction of Multi-Port Memories with Arbitrary Addressable Units",
booktitle="Proceedings of the 14th Computer Aided Systems Theory",
year="2013",
pages="254--255",
publisher="The Universidad de Las Palmas de Gran Canaria",
address="Las Palmas de Grand Canaria",
isbn="978-84-695-6971-9",
url="https://www.fit.vut.cz/research/publication/10246/"
}