Detail publikace
Load-Adaptive Monitor-Driven Hardware for Preventing Embedded Real-Time Systems from Overloads Caused by Excessive Interrupt Rates
task, operating system, load monitoring, interrupt control, scheduling, overload prevention, priority space
V článku je představen princip a předběžná analýza HW/SW architektury navržené s cílem zamezit chránit SW jak před výskytem časových anomálií tak přetíženími vzniklými v důsledku nadměrné frekvence přerušovacích podnětů. Architektura je složena z FPGA (MCU) použitých k realizaci HW (SW) části vestavné aplikace. Přínos této architektury lze spatřovat v tom, že je schopna adaptovat frekvenci obsluh přerušení na aktuální zatížení SW - to je monitorováno na straně FPGA, tj. nezávisle na SW. Během přetížení SW je architektura schopna zálohovat veškerá přerušení a související data vzniknuvší během přetížení a zaslat tato přerušení/data do MCU jakmile přetížení SW pomine.
@inproceedings{BUT103426,
author="Josef {Strnadel}",
title="Load-Adaptive Monitor-Driven Hardware for Preventing Embedded Real-Time Systems from Overloads Caused by Excessive Interrupt Rates",
booktitle="Architecture of Computing Systems - ARCS 2013",
year="2013",
series="Lecture Notes in Computer Science, ISSN 0302-9743, Vol. 7767",
journal="Lecture Notes in Computer Science",
volume="2013",
number="7767",
pages="98--109",
publisher="Springer Verlag",
address="Berlin",
doi="10.1007/978-3-642-36424-2\{_}9",
isbn="978-3-642-36423-5",
issn="0302-9743",
url="https://www.fit.vut.cz/research/publication/10168/"
}