Detail publikace
HAVEN: An Open Framework for FPGA-Accelerated Functional Verification of Hardware
Lengál Ondřej, Ing., Ph.D. (UITS FIT VUT)
Kajan Michal, Ing. (UPSY FIT VUT)
Funkční verifikace je jednou z nejrozšířenějších technik pro ověření korektnosti hardwarového systému vzhledem k jeho specifikaci. Složitost moderních počítačových systému rapidně roste a v současnosti je nalezení vhodné akcelerační techniky pro proces verifikace velkou výzvou. Tenhle článek prezentuje HAVEN, volně dostupnou a otevřenou verifikační platformu, která využívá FPGA technologii pro akceleraci verifikačních běhů. HAVEN s výhodou využívá inherentního paralelismu hardwarových systémů a přesouvá verifikovaný systém společně s přidruženými komponentami verifikačního prostředí do FPGA. Prezentovaná platforma je naprogramována v jazyku SystemVerilog a přidržuje se principů funkčních verifikačních metodik (OVM, UVM), verifikace pomocí formálních předpokladů a poskytuje adekvátní ladící prostředí s postačující viditelností signálů, proto jsou možnosti použití značné. Naše experimenty povrdily, že stupeň urychlení procesu verifikace závisí na složitosti verifikovaného systému.
@ARTICLE{FITPUB9738, author = "Marcela Zachari\'{a}\v{s}ov\'{a} and Ond\v{r}ej Leng\'{a}l and Michal Kajan", title = "HAVEN: An Open Framework for FPGA-Accelerated Functional Verification of Hardware", pages = "247--253", booktitle = "Proceedings of HVC'11", journal = "Lecture Notes in Computer Science", volume = 2012, number = 7261, year = 2012, location = "Berlin, DE", publisher = "Springer Verlag", ISSN = "0302-9743", language = "english", url = "https://www.fit.vut.cz/research/publication/9738" }