Detail publikace
Generic Partial Dynamic Reconfiguration Controller for Fault Tolerant Designs Based on FPGA
STRAKA Martin, KAŠTIL Jan a KOTÁSEK Zdeněk. Generic Partial Dynamic Reconfiguration Controller for Fault Tolerant Designs Based on FPGA. In: NORCHIP 2010. Tampere: IEEE Computer Society, 2010, s. 1-4. ISBN 978-1-4244-8971-8.
Název česky
Generický řadič částečné dynamické rekonfigurace pro systémy odolné proti poruchám implementované v FPGA
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Straka Martin, Ing., Ph.D. (UPSY FIT VUT)
Kaštil Jan, Ing. (UPSY FIT VUT)
Kotásek Zdeněk, doc. Ing., CSc. (UPSY FIT VUT)
Kaštil Jan, Ing. (UPSY FIT VUT)
Kotásek Zdeněk, doc. Ing., CSc. (UPSY FIT VUT)
Abstrakt
V příspěvku jsou prezentovány vlastnosti a implementace generického řadiče částečné dynamické rekonfigurace pro rekonfiguraci systémů odolných proti poruchám implementovaných do SRAM FPGA.
Rok
2010
Strany
1-4
Sborník
NORCHIP 2010
Konference
NORCHIP conference 2010, Tampere, FI
ISBN
978-1-4244-8971-8
Vydavatel
IEEE Computer Society
Místo
Tampere, FI
BibTeX
@INPROCEEDINGS{FITPUB9353, author = "Martin Straka and Jan Ka\v{s}til and Zden\v{e}k Kot\'{a}sek", title = "Generic Partial Dynamic Reconfiguration Controller for Fault Tolerant Designs Based on FPGA", pages = "1--4", booktitle = "NORCHIP 2010", year = 2010, location = "Tampere, FI", publisher = "IEEE Computer Society", ISBN = "978-1-4244-8971-8", language = "english", url = "https://www.fit.vut.cz/research/publication/9353" }