Detail publikace
High Level Abstraction Language as an Alternative to Embeded Processors for Internet Packet Processing in FPGA
V tomto článku prozkoumáváme tři různé realizace bloku pro extakci Internetových hlaviček z různých pohledů. Zmíněné realizace zahrnují dvě realizace s použitím vestavěných procesorů (zákaznický 16-bitový RISC procesor a obecný soft-core procesor) a třetí realizace používá Handel-C jako příklad synterizovatelného vysokoúrovňového abstraktního jazyka.
Výsledky ukazují, že vývojový čas kompletního řešení (HW a SW) je přibližně stejný pro Handel-C a soft-core procesor; čas vývoje pro zákaznický 16-bitový RISC procesor je zhruba pět krát vyšší. Dále, propustnost návrhu pomocí Handel-C, měřená v bitech ze sekundu je nejvyšší. Pracovní frekvence a množství zpotřebovaných zdrojů závisí v Handel-C na složitosti uživatelského programu. Avšak získáné výsledky jsou srovnatelné nebo dokonce lepší oproti výsledkům z vestavěných procesorů.
@INPROCEEDINGS{FITPUB8413, author = "Tom\'{a}\v{s} Dedek and Tom\'{a}\v{s} Marek and Tom\'{a}\v{s} Mart\'{i}nek", title = "High Level Abstraction Language as an Alternative to Embeded Processors for Internet Packet Processing in FPGA", pages = "648--651", booktitle = "2007 International Conference on Field Programmable Logic and Applications", year = 2007, location = "Amsterdam, US", publisher = "IEEE Computer Society", ISBN = "1-4244-1060-6", doi = "10.1109/FPL.2007.4380737", language = "english", url = "https://www.fit.vut.cz/research/publication/8413" }