Detail publikace
Formal Model of Testable Block
HERRMAN Tomáš. Formal Model of Testable Block. In: Proceedings of 12th Conference Student EEICT 2006, Volume 4. Brno: Fakulta elektrotechniky a komunikačních technologií VUT v Brně, 2006, s. 451-455. ISBN 80-214-3163-6.
Název česky
Formální model Testovatelného bloku
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Herrman Tomáš, Ing., Ph.D. (UPSY FIT VUT)
Abstrakt
V článku je popsán formální model obvodu na úrovni RT. Model je použit k popisu vlastností Testovatelného bloku. Dále je ukázáno jak může být koncept Testovatelného bloku použit ke snížení času testu a snížení počtu registrů zařazených do řetězce scan.
Rok
2006
Strany
451-455
Sborník
Proceedings of 12th Conference Student EEICT 2006, Volume 4
Konference
Student EEICT 2006, Brno, CZ
ISBN
80-214-3163-6
Vydavatel
Fakulta elektrotechniky a komunikačních technologií VUT v Brně
Místo
Brno, CZ
BibTeX
@INPROCEEDINGS{FITPUB8051, author = "Tom\'{a}\v{s} Herrman", title = "Formal Model of Testable Block", pages = "451--455", booktitle = "Proceedings of 12th Conference Student EEICT 2006, Volume 4", year = 2006, location = "Brno, CZ", publisher = "Faculty of Electrical Engineering and Communication BUT", ISBN = "80-214-3163-6", language = "english", url = "https://www.fit.vut.cz/research/publication/8051" }