Detail publikace
200 Gbps Hardware Accelerated Encryption System for FPGA Network Cards
Hajný Jan, Doc. Ing., Ph.D. (UTKO FEKT VUT)
Smékal David, Ing. (FEKT VUT)
Malina Lukáš, Ing., Ph.D. (UTKO FEKT VUT)
Matoušek Denis, Ing. (UPSY FIT VUT)
a další
Představujeme architekturu a implementaci našeho šifrovacího systému určeného pro síťové karty FPGA (Field Programmable Gate Array) 200 Gbps využívající protokol IPsec (IP security). Podle našich znalostí je náš hardwarový šifrovací systém první, který je schopen šifrovat síťový provoz při plné rychlosti připojení 200 Gbps pomocí osvědčeného algoritmu v bezpečném režimu provozu na síťovém zařízení, které je již dostupné na trhu. Naše implementace je založena na šifrovacím algoritmu AES (Advanced Encryption Standard) a na provozním režimu GCM (Galois Counter Mode), proto zajišťuje jak šifrování, tak autentizaci přenesených dat. Konstrukce je modulární a AES lze snadno nahradit nebo rozšířit o další šifry. Představujeme úplný popis architektury našeho schématu, výsledky simulace VHDL (VHSIC Hardware Description Language) a výsledky praktické implementace na síťových kartách NFB-200G2QL založených na čipu Xilinx Virtex UltraScale +. Představujeme také integraci šifrovacího jádra do subsystému IPsec, aby výsledná implementace byla interoperabilní s jinými systémy.
@INPROCEEDINGS{FITPUB12244, author = "Zden\v{e}k Martin\'{a}sek and Jan Hajn\'{y} and David Sm\'{e}kal and Luk\'{a}\v{s} Malina and Denis Matou\v{s}ek and Michal Kekely and et al.", title = "200 Gbps Hardware Accelerated Encryption System for FPGA Network Cards", pages = "11--17", booktitle = "Proceedings of the ACM Conference on Computer and Communications Security", year = 2018, publisher = "Association for Computing Machinery", ISBN = "978-1-4503-5996-2", doi = "10.1145/3266444.3266446", language = "english", url = "https://www.fit.vut.cz/research/publication/12244" }