Detail publikace
An Experimental Evaluation of Fault-Tolerant FPGA-based Robot Controller
Lojda Jakub, Ing., Ph.D. (UPSY FIT VUT)
Kotásek Zdeněk, doc. Ing., CSc. (UPSY FIT VUT)
FPGA, odolnost proti poruchám, řidicí jednotka robota, VHDL, ověřování odolnosti proti poruchám.
FPGA obvody se stávají stále populárnější v řade oblastí. Nevýhodou je jejich náchylnost k poruchám způsobeným nabitými částicemi v konfigurační paměti SRAM. Tyto nabité částice mohou změnit chování celého obvodu. Tento typ poruch je nazýván Single Event Upset (SEU). Tento problém je o to větší, čím kritičtější systém je pomocí FPGA řízen. Existuje řada způsobů pro zajištění odolnosti proti poruchám a nové vznikají. Je také důležité tyto přístupy ověřovat a testovat s vyuřitím reálných FPGA. V tomto článku je představena platforma pro ověřování technik pro zajištění odolnosti proti poruchám založená na funkční verifikaci a injekci poruch do FPGA. Jako experimentální systém je využita řidící jednotka robota pro hledání cesty v bludišti a simulovaný robot v bludišti.
@INPROCEEDINGS{FITPUB11747, author = "Jakub Podiv\'{i}nsk\'{y} and Jakub Lojda and Zden\v{e}k Kot\'{a}sek", title = "An Experimental Evaluation of Fault-Tolerant FPGA-based Robot Controller", pages = "63--69", booktitle = "Proceedings of IEEE East-West Design \& Test Symposium", year = 2018, location = "Kazan, RU", publisher = "IEEE Computer Society", ISBN = "978-1-5386-5710-2", doi = "10.1109/EWDTS.2018.8524627", language = "english", url = "https://www.fit.vut.cz/research/publication/11747" }