Detail publikace
Packet Classification with Limited Memory Resources
Bezpečnost sítí a monitorovacích zařízení využívá klasifikace paketú na porovnání hlaviček paketú vúči množině pravidel. Hadrvérové architektury byli navrhovány na akceleraci klasifikace paketú s cílem dosáhnout propustnosti 100Gbps. Tihle architektury jsou navrhovány s ohledem na maximalní propustnost i pro nejkratší délky paketú. FPGA SoC a Intel Xeon s FPGA však mají omezené zdroje pro vícero akcelerátorú. Často je tedy vhodné dosáhnout kompromisu mezi úrovní akcelerace a množstvým zabratých zdrojú na čipu. Proto jsme navrhli novou hardvérovou architekturu na kalsifikaci paketú, která dokáže škálovat množství zdrojú a propustnost. Na dosáhnutí prúměrné propustnosti 10 Gbps, architektura vyžaduje pouze 20 pamětí BRAM pro 5500 pravidel. Navyše architektura škáluje až na propustnost 100 Gbps za cenu dalších paˇmetových zdrojú.
@INPROCEEDINGS{FITPUB11550, author = "Michal Kekely and Jan Ko\v{r}enek", title = "Packet Classification with Limited Memory Resources", pages = "179--183", booktitle = "In proceedings 2017 Euromicro Conference on Digital System Design", year = 2017, location = "Vieden, AT", publisher = "Institute of Electrical and Electronics Engineers", ISBN = "978-1-5386-2145-5", doi = "10.1109/DSD.2017.61", language = "english", url = "https://www.fit.vut.cz/research/publication/11550" }