Detail publikace
Funkční verifikace jako nástroj pro sledování vlivu poruch na elektro-mechanický systém
Náplní tohoto článku je představení práce zabývající se využitím techniky funkční verifikace jako nástroje pro ověřování metodik pro zajištění odolnosti proti poruchám v systémech založených na FPGA. V tomto článku jsou představeny cíle disertační práce vycházející z aktuálního stavu poznání v řešené oblasti. Představen je také návrh řešení, jehož součástí je rozdělení procesu ověřování do tří fází: (1) klasická funkční verifikace, (2) funkční verifikace využívající FPGA a injektor poruch a (3) sledování vlivu poruch na mechanickou část. V této práci bude věnována pozornost zejména první a druhé fázi, které byly předmětem zkoumání v uplynulém roce. Jak již název článku napovídá, budou zde prezentovány experimenty využívající verifikační prostředí z první a druhé fáze pro sledování vlivu poruch na elektronickou část experimentálního elektro-mechanického systému.
@INPROCEEDINGS{FITPUB11190, author = "Jakub Podiv\'{i}nsk\'{y}", title = "Funk\v{c}n\'{i} verifikace jako n\'{a}stroj pro sledov\'{a}n\'{i} vlivu poruch na elektro-mechanick\'{y} syst\'{e}m", pages = "101--104", booktitle = "Po\v{c}\'{i}ta\v{c}ov\'{e} architektury a diagnostika PAD 2016", year = 2016, location = "Bo\v{r}etice - Krav\'{i} Hora, CZ", publisher = "Faculty of Information Technology BUT", ISBN = "978-80-214-5376-0", language = "czech", url = "https://www.fit.vut.cz/research/publication/11190" }