Detail publikace
Using Formal Verification of Parameterized Systems in RAW Hazard Analysis in Microprocessors
CHARVÁT Lukáš, SMRČKA Aleš a VOJNAR Tomáš. Using Formal Verification of Parameterized Systems in RAW Hazard Analysis in Microprocessors. Brno: Fakulta informačních technologií VUT v Brně, 2014.
Název česky
Analýza RAW hazardů v mikroprocesorech pomocí formální verifikace parametrizovaných systémů
Typ
technická zpráva
Jazyk
angličtina
Autoři
Charvát Lukáš, Ing. (UITS FIT VUT)
Smrčka Aleš, Ing., Ph.D. (UITS FIT VUT)
Vojnar Tomáš, prof. Ing., Ph.D. (UITS FIT VUT)
Smrčka Aleš, Ing., Ph.D. (UITS FIT VUT)
Vojnar Tomáš, prof. Ing., Ph.D. (UITS FIT VUT)
URL
Rok
2014
Strany
18
Vydavatel
Fakulta informačních technologií VUT v Brně
Místo
Brno, CZ
BibTeX
@TECHREPORT{FITPUB10743, author = "Luk\'{a}\v{s} Charv\'{a}t and Ale\v{s} Smr\v{c}ka and Tom\'{a}\v{s} Vojnar", title = "Using Formal Verification of Parameterized Systems in RAW Hazard Analysis in Microprocessors", pages = 18, year = 2014, location = "Brno, CZ", publisher = "Faculty of Information Technology BUT", language = "english", url = "https://www.fit.vut.cz/research/publication/10743" }