Automatická analýza a verifikace transakčních pamětí

Automatic Analysis and Verification of Transactional Memories

grant

transakční paměti, paralelní programy, chyby v synchronizaci, monitorování programů, testování programů, statická a dynamická analýza programů, vkládání šumu

Cílem projektu je navrhnout efektivní metody automatizovaného testování a analýzy paralelních programů využívajících novou a vysoce perspektivní technologii transakčních pamětí. Výzkum vedoucí k tomuto cíli bude realizován v koordinaci s COST akcí IC1001. Projekt se soustředí na návrh algoritmů vhodných pro detekci chyb specifických pro programy s transakční pamětí, konkrétně na chyby vznikající při vzájemné interakci mezi jednotlivými transakcemi a na chyby vznikající při interakci transakcí s jinými synchronizačními mechanismy. Jako základ pro testování a analýzu programů využívajících transakční paměti budou vyvinuty metody pro monitorování těchto programů, jež minimálně ovlivní jejich původní chování, ale přesto budou schopny poskytnout přesné informace o jejich běhu. Vysoké efektivity studovaných metod pro testování a analýzu programů využívajících transakční paměti bude dosaženo návrhem jejich kombinace s technikami pro vkládání šumu, které zvýší pravděpodobnost nalezení chyb v analyzovaných programech.

Vojnar Tomáš, prof. Ing., Ph.D. (UITS) – hlavní řešitel
Dudka Vendula, Ing.
Fiedor Jan, Ing., Ph.D. (UITS)
Křena Bohuslav, Ing., Ph.D. (UITS)
Letko Zdeněk, Ing., Ph.D. (CK-SZZ)
Šimková Hana, Mgr. Bc., Ph.D.