Detail projektu

Virtuální laboratoř aplikace mikroprocesorové techniky

Období řešení: 1. 7. 2006 – 30. 6. 2011

Typ projektu: grant

Kód: 2C06008

Agentura: Ministerstvo školství, mládeže a tělovýchovy ČR

Program: Informační technologie pro znalostní společnost

Název anglicky
Virtual Laboratory of Microprocessor Technology Application
Typ
grant
Klíčová slova

mikroprocesor, software, hardware, komponenta, programovatelné hradlové pole -
FPGA, automatizovaná tvorba software, ovladače, abstraktní rozhraní hardware,
hardwarové periferie

Abstrakt

Vestavné systémy (Embedded Systems = ES) s mikroprocesory nebo programovatelnými
hradlovými poli hrají klíčovou úlohu v prioritách konkurenceschopnosti evropského
vývoje, výzkumu a aplikací. ES jsou využívány v řadě multidisciplinárních
odvětví, např. v mobilních komunikačních systémech, automobilech, lékařských
přístrojích, které vyžadují tzv. ambientní inteligenci. Softwarové nástroje
a technologie jsou esenciální součástí vývoje bezpečných aplikací ES a svou
efektivitou vytvářejí předpoklad vzniku specifické odborné znalostní společnosti.
Navrhovaný projekt, který navazuje na celosvětově uznávané a využívané české
technologie (Processor Expert - IST Prize 2001) a evropské metodologie návrhu ES
se zaměřuje na novou generaci metodologií softwarových nástrojů pro návrh ES,
které lze integrovat v rámci veřejně přístupné, otevřené, rozšiřitelné virtuální
laboratoře a které poskytnou možnost sdílení tvorby IP pro embedded systémy
s využitím internetovských technologií. Klíčovým problémem výzkumu a vývoje ES je
metodologie nástrojů pro automatizovanou a generickou tvorbu software,
poskytujícího pro aplikace ES abstrakci vlastnosti různého hardware ES.
Management konfigurace, generování specifických API, driverů včetně verifikací
jsou klíčovými prvky akcelerace tvorby aplikací ES. Flexibilita transformace
konfigurace hardware ES, verifikace transformace, změnové řízení konfigurace SW
na základě změn vlastností hardware jsou  klíčovými prvky pro ES aplikace.  
Pro zvládnutí výpočetně náročných specifických činností, nebo pro úkoly, kdy se
buďto přímo za běhu, nebo velmi často mění charakter zpracování úloh se již řadu
let osvědčují programovatelná hradlová pole (FPGA). Pro rychlé nasazení
mikroprocesorové techniky v aplikacích se stejně dobře uchytil komponentní návrh
aplikací a užití abstraktních hardwarových vrstev, jelikož oba principy vedou
k zefektivnění návrhu a vývoje celé aplikace. Kombinace komponentního
programování s abstrakcí hardware spolu s hradlovými poli přináší úskalí návrhu
a efektivní tvorby abstrakce hardware pro algoritmy a řídicí prvky obsažené
v hradlovém poli. Projekt si klade za cíl zautomatizovat tvorbu abstrakcí pro kód
obsažený v hradlovém poli tak, aby bylo možné jej kombinovat s různými
kategoriemi (řídicích) mikroprocesorů. Demonstrace této nové metodiky vyústí ve
veřejně použitou virtuální laboratoř, která zpřístupní moduly pro vývoj aplikací
v mikroprocesorové technice s uplatněním programovatelných hradlových polí, kde
budou zastoupeny různé kategorie (řídicích) mikroprocesorů. Tyto systémy bude
možné virtuálně programovat, přičemž kód uplatněný v takových programech bude
získán právě novou metodikou, která je hlavním předmětem výzkumu tohoto
projektu.

Řešitelé
Dulík Tomáš, Ing. – hlavní řešitel
Bližňák Michal, Ing.
Budíková Věra
Jirák Ota, Ing.
Kadlec Jiří, Ing., CSc.
Kolář Dušan, doc. Dr. Ing. (UIFS)
Křivka Zbyněk, Ing., Ph.D. (UIFS)
Meduna Alexandr, prof. RNDr., CSc. (UIFS)
Olšarová Nela, Ing.
Trbušek Josef
Vašíček Zdeněk, doc. Ing., Ph.D. (UPSY)
Soubory
Publikace

2011

2010

2009

2008

2007

Nahoru