Detail projektu
Metodika a prostředky pro analýzu testovatelnosti digitálních obvodů
Období řešení: 1. 1. 1998 - 31. 3. 2006
Typ projektu: grant
Kód: GA102/98/1463
Agentura: Grantová agentura České republiky
Program:
diagnostika číslicových obvodů-analýya testovatelnosti
Cílem výzkumných činností je vyvinout a implementovat metodiku pro analýzu testovatelnosti jako alternativu k metodě full scan tak, aby pojmy a algoritmy byly použitelné i v jiných návrhových prostředích. Struktura analyzovaného obvodu bude pro potřeby analýzy transformována do datové struktury representující diagnostické vlastnost analyzovaného obvodu. Její použitelnost bude ověřena na obvodech popsaných v jazyce VHDL a na obvodech ISCAS.
Drábek Vladimír, doc. Ing., CSc. (UIVT FEI VUT) , spoluřešitel
Fučík Otto, Dr. Ing. (UIVT FEI VUT) , spoluřešitel
Zbořil František, Doc. Ing., CSc. (UIVT FEI VUT) , spoluřešitel
2000
- KOTÁSEK Zdeněk a RŮŽIČKA Richard. Behavioral Analysis for Testability on VHDL Source File. In: Proceedings of Design and Diagnostics of Electronic Circuits and Systems Workshopsborník konference IEEE DDECS. Bratislava: Slovenská akademie věd, 2000, s. 209-212. ISBN 80-968320-3. Detail
- RŮŽIČKA Richard. Data Dependent I Path and their Utilisation in DFT. In: Sborník prací studentů a doktorandů FEI VUT. Brno: Akademické nakladatelství CERM sro., 2000, s. 228-230. ISBN 80-7204-155-X. Detail
- SEKANINA Lukáš a RŮŽIČKA Richard. Design of the Special Fast Reconfigurable Chip Using Common FPGA. In: Proc. of Design and Diagnostics of Electronic Circuits and Systems - IEEE DDECS'2000. Smolenice: neznámá, 2000, s. 161-168. ISBN 80-968320-3-4. Detail
- SEKANINA Lukáš a DRÁBEK Vladimír. Fault Tolerance and Reconfiguration in Cellular Systems. In: Proc. of Design and Diagnostics of Electronic Circuits and Systems - IEEE DDECS'2000. Smolenice: neznámá, 2000, s. 134-137. ISBN 80-968320-3-4. Detail
- HLAVIČKA Jan, KOTÁSEK Zdeněk a RŮŽIČKA Richard. Formal Approach to RTL Testability Analysis. In: sborník konference IEEE LATW 2000. Rio de Janeiro: neznámá, 2000, s. 98-103. Detail
- KOTÁSEK Zdeněk a RŮŽIČKA Richard. Partial Scan Methodologies - a Survey. In: sborník konference PDS2000. Ostrava: Elsevier Science, 2000, s. 133-137. ISBN 0-08-043620-X. Detail
- SEKANINA Lukáš a DRÁBEK Vladimír. Relation Between Fault Tolerance and Reconfiguration in Cellular Systems. In: 6th IEEE Int. On-Line Testing Workshop. Palma de Mallorca, Spain: IEEE Computer Society Press, 2000, s. 25-30. ISBN 0-7695-0646-1. Detail
- SLLAME Azeddien M. a SEKANINA Lukáš. Simulation and Modeling of Evolvable Hardware Based Systems. In: MS2000 International Conference on Modeling and Simulation. Las Palmas de Gran Canaria: neznámá, 2000, s. 485-492. ISBN 84-95286-59-9. Detail
- KOTÁSEK Zdeněk a RŮŽIČKA Richard. Testability Analysis Based on Discrete Mathematics Concepts. In: Proc. of the 9-th International Colloquium on Numerical Analysis and Computer Science with Applications. Plovdiv: neznámá, 2000, s. 113. Detail
- KOTÁSEK Zdeněk a RŮŽIČKA Richard. The Implementation of RTL Testability Analysis Algorithms trough the Discrete Mathematics Concepts. In: Proc. of the Fourth International Scientific Conference on Electronic Computers and Informatics. Košice-Herľany: neznámá, 2000, s. 177-182. ISBN 80-88922-25-9. Detail
- ZBOŘIL František. VHDL RT Level Parser/Analyser of a Source Code. In: Proceedings of the fourth international scientific conference Electronic Computers & Informatics'2000. Košice: Fakulta elektrotechniky a informatiky, Technická univerzita v Košiciach, 2000, s. 150-155. ISBN 80-88922-25-9. Detail
1999
- KOTÁSEK Zdeněk. Partial Scan Methodologies - a Survey. In: sborník konference The Eighth International Colloquium on Numerical Analysis and Computer Science with Applications. Plovdiv: neznámá, 1999, s. 110. Detail
- HLAVIČKA Jan, KOTÁSEK Zdeněk a ZBOŘIL František. Partial Scan Methodology for RTL Designs. In: Compendium of Papers ETW'99. Constance: neznámá, 1999, s. 2. ISBN 0-7695-0390-X. Detail
- KOTÁSEK Zdeněk, RŮŽIČKA Richard a ZBOŘIL František. Partial Scan Methodology in VHDL Environment. In: CEI'99. Herľany: neznámá, 1999, s. 146-151. ISBN 80-88922-05-4. Detail
- DRÁBEK Vladimír. The Economic Analysis of Design for Testability. In: I&IT'99, Sci. Conf. Banska Bystrica, Slovakia. Banska Bystrica: neznámá, 1999, s. 10-12. Detail
- DRÁBEK Vladimír. The Unified Approach to Processor Testing. In: CE&I, Sci. Conf., Košice-Herlany, Slovakia. Košice-Herlany: neznámá, 1999, s. 192-195. ISBN 80-88922-05-4. Detail
1998
- KOTÁSEK Zdeněk a ZBOŘIL František. Boundary Scan of PCBs with Xilinx FPGAs. In: Sborník konference ECI98. Herlany: neznámá, 1998, s. 70-74. ISBN 80-88786-94-0. Detail
- KOTÁSEK Zdeněk a ZBOŘIL František. Nonstandard Automatic Test Pattern Generation Based on Neural Network Theory. In: Proceedings of the ECI'98. Herlany: Slovenská akademie věd, 1998, s. 75-80. ISBN 80-88786-94-0. Detail
- KOTÁSEK Zdeněk, TOMÍŠEK Petr a ZBOŘIL František. Testing PCBs Based on Boundary Scan and EDIF Data Analysis. In: Proceedings of the DDECS'98. Szczyrk: neznámá, 1998, s. 95-101. ISBN 83-908409-6-0. Detail