Translator of VHDL Design to Counter Automaton

Název česky

Překladač VHDL designu do čítačového automatu

Typ

software

Licence

K využití výsledku jiným subjektem je vždy nutné nabytí licence

Licenční poplatek

Poskytovatel licence na výsledek nepožaduje licenční poplatek

Autoři

Smrčka Aleš, Ing., Ph.D. (UITS)
Vojnar Tomáš, prof. Ing., Ph.D. (UITS)

Klíčová slova

VHDL, čítačové automaty, překladač, model, formální verifikace

Popis

VHD2CA je překladač návrhu počítačových systémů v jazyku VHDL do čítačového automatu. Některé moderní nástroje pro formální verifikaci používají čítačový automat pro popis nekonečně stavového modelu. Transformace VHDL návrhu do čítačového automatu umožňuje formální verifikaci obecných (parametrických) počítačových systémů. Překladač zahrnuje celou LALR(1) gramatiku jazyka VHDL'93 a podporuje většinu používaných konstrukcí.

Umístění

http://www.fit.vutbr.cz/~smrcka/projects/vhd2ca/

Licenční podmínky

Volně šiřitelný software poskytovaný pod licencí GNU GPL (přesné znění licence je dostupné na stránce http://www.gnu.org/licenses/gpl.html).

Projekty

Výzkum informačních technologií z hlediska bezpečnosti, MŠMT, Institucionální prostředky SR ČR (např. VZ, VC), MSM0021630528, 2007-2013, řešení

Výzkumné skupiny

Výzkumná skupina automatizované analýzy a verifikace - VeriFIT (VZ VERIFIT)

Pracoviště

Ústav inteligentních systémů (UITS)