Detail produktu
Nástroje pro generování odolných architektur a hlídacích obvodů z jazyka VHDL
Vznik: 2015
Název anglicky
Tools enabling to develop fault tolerant architectures and checkers from VHDL
Typ
software
Licence
podle podmínek - zdarma
Autoři
Straka Martin, Ing., Ph.D. (UPSY FIT VUT)
Klíčová slova
nástroj, vhdl, odolná architektura, hlídací obvod
Popis
Nástroje, které pro číslicový systém sestavený z komponent, jež jsou popsané v jazyce VHDL, vygeneruje různé varianty odolných architektur nebo hlídací obvod. Vstupem generátoru architektur je komponenta ve VHDL, výstupem je stejná komponenta implementovaná jako architektura TMR nebo duplex nebo jejich varianty. Vstupem generátoru hlídacích obvodů je popis chování komponenty v definičním jazyku a výstupem VHDL hlídací obvod.
Umístění
Licence
Volně šiřitelný software poskytovaný pod licencí GPLv3.
Projekty
Výzkumné skupiny
Výzkumná skupina Spolehlivé systémy (VZ DEPSYS)
Pracoviště
Ústav počítačových systémů FIT VUT v Brně (UPSY FIT VUT)