Návrh číslicových systémů

• 39 hod. přednášky
• 10 hod. seminář
• 3 hod. projekty

• 55 bodů závěrečná zkouška
• 25 bodů půlsemestrální test
• 20 bodů projekty

Cílem předmětu je získat základní znalosti metod pro popis, analýzu a návrh kombinačních a sekvenčních logických sítí v číslicových systémech.
Základní znalosti metod pro popis, analýzu a návrh kombinačních a sekvenčních logických sítí v číslicových systémech.

• Diskrétní matematika (IDM)

Množiny, relace a zobrazení. Základní pojmy a axiomy Boolovy algebry. Základní pojmy teorie grafů. Základy elektrotechniky a základní aktivní a pasivní elektronické součástky.

• Sasao, T.: SWITCHING THEORY FOR LOGIC SYNTHESIS. Kluwer Academic Publishers, Boston, USA, ISBN 0-7923-8456-3, 1999.
• Eysselt, M.: Vybrané příklady podporující návrh číslicových systémů. Studijní opora, Učební text, FIT, 2002, 38 str. Tento text zapůjčuje autor ke kopírování. Zde je WWW verze přístupná evidovaným studentům.
• Eysselt, M.: Logická a funkční schémata, výňatek z oborové normy ONT345553. Studijní opora, Učební text, FIT, 2002, 30 str. Tento text zapůjčuje autor ke kopírování. Zde je WWW verze přístupná evidovaným studentům.
• Eysselt. M.: Funkční značky integrovaných obvodů, kreslení spojů. Studijní opora, Učební text, FIT, 2002, 12 str. Tento učební text zapůjčuje autor ke kopírování. Zde je WWW verze přístupná evidovaným studentům.
• Eysselt, M.: Digital Systems Design: Programmable Logic Devices. Studijní opora, Učební text, FIT VUT v Brně, 2003. Zde je WWW verze přístupná evidovaným studentům.
• Wakerly, J. F.: Digital Design: Principles and Practices (4th Edition, Book only) 4th Edition, PEARSON, ISBN: 9788131713662, 8131713660, Edition: 4th Edition, 2008.

1. Binární čísla: reprezentace binárních čísel, binární aritmetické operace, kódy.
2. Booleova algebra, reprezentace logických funkcí, algebraické formy, logické obvody.
3. Minimalizace logických výrazů: Karnaghovy mapy, Quinův-McCluskeyho algoritmus, Petrickova funkce pokrytí. 
4. Kreslení logických a funkčních schémat. Analýza činnosti logických sítí: souběh a hazard.
5. Kombinační logické obvody: multiplexor, demultiplexor, dekodér, kodér.
6. Kombinační logické obvody: komparátor, sčítačka, odčítačka, aritmetická a logická jednotka.
7. Stavové automaty a jejich reprezentace. Klopné obvody.
8. Sekvenční logické obvody: kódování stavů, optimalizace a implementace.
9. Registry, čítače, posuvné registry, děličky kmitočtu.
10. Jazyk VHDL, syntéza logických obvodů.
11. Návrh jednoduchých číslicových obvodů: návrhové systémy, kroky návrhu.
12. Programovatelné logické obvody.
13. Technologie logických obvodů.

1. Binární čísla: poziční zápis čísel, převody mezi soustavami, reprezentace binárních čísel, binární aritmetické operace, kódy.
2. Boolova algebra, reprezentace logických funkcí, analýza činnosti jednoduchých kontaktových sítí.
3. Formy algebraických výrazů. Minimalizace logických výrazů: Quinův-McCluskeyho algoritmus, Petrickova funkce pokrytí.
4. Minimalizace logických výrazů: Karnaghovy mapy. Kreslení logických a funkčních schémat.
5. Vybrané logické komponenty: multiplexor, demultiplexor, kodér, dekodér, sčítačka, ALU.
6. Využití komponent pro implementace logických funkcí. 
7. Stavové automaty a jejich reprezentace. Návrh synchronních sekvenčních sítí.
8. Návrh logických sítí s programovatelnými logickými obvody.

1. Individuální projekt v rozsahu 3 hodin.

• Půlsemestrální zkouška: 25 bodů.
• Projekt a jeho ověření v laboratoři: 20 bodů.
• Závěrečná zkouška: 55 bodů.
  Hranice pro úspěšnou zkoušku podle pravidel ECTS je 50 bodů.

Znalosti studentů jsou ověřovány půlsemestrální zkouškou (25 bodů), vypracováním projektu (20 bodů) v předepsaném termínu a semestrální zkouškou.

Pro získání bodů ze semestrální zkoušky je nutné ji vypracovat tak, aby byla hodnocena nejméně 25 body (z celkem 55 bodů). V opačném případě bude semestrální zkouška hodnocena 0 body.

Pokud bude odhaleno plagiátorství nebo nedovolená spolupráce na projektech, příslušné body nebudou uděleny a dále bude zváženo zahájení disciplinárního řízení.