Detail předmětu
Funkční verifikace číslicových systémů
FVS Ak. rok 2020/2021 letní semestr 5 kreditů
Aktuální důležitost funkční verifikace. Specifikace požadavků a verifikační plán. Simulace a příprava testovacích prostředí. Funkční verifikace a její metody (generování pseudo-náhodných verifikačních stimulů, verifikace řízená pokrytím, verifikace založená na tvrzeních, samokontrolní mechanismy). Verifikační metodiky a jazyk SystemVerilog. Reportování a oprava nalezených chyb. Emulace a FPGA prototypování.
Garant předmětu
Koordinátor předmětu
Jazyk výuky
Zakončení
Rozsah
- 26 hod. přednášky
- 8 hod. laboratoře
- 18 hod. projekty
Bodové hodnocení
- 60 bodů závěrečná zkouška (písemná část)
- 20 bodů laboratoře
- 20 bodů projekty
Zajišťuje ústav
Přednášející
Cvičící
Získané dovednosti, znalosti a kompetence z předmětu
Student zná základní techniky funkční verifikace číslicových systémů: simulaci, funkční verifikaci a její metody, emulaci a prototypování. Umí analyzovat zdrojové kódy a výstupy nástrojů pro funkční verifikaci, umí lokalizovat chyby a zařídit jejich opravu. Umí vytvářet základní verifikační prostředí v jazyku SystemVerilog podle aktuálních metodik (OVM, UVM) pro funkční verifikaci. Získal znalosti, které jsou značnou výhodou při práci v oblasti návrhu číslicových obvodů.
Cíle předmětu
Získat přehled o funkční verifikaci číslicových systémů, pozornost se věnuje problematice přípravy testovacích prostředí (testbenchů), funkční verifikaci a emulaci. Získat praktické dovednosti s funkční verifikací číslicových systémů, které používají přední výrobci číslicových obvodů. Zvládnutí tvorby testovacích a verifikačních prostředí podle aktuálních a běžně používaných metodik (OVM, UVM). Zvládnutí poskytnutí přesných informací o objevených chybách, nebo jejich přímého odstranění.
Požadované prerekvizitní znalosti a dovednosti
Základy návrhu číslicových systémů, základy programování.
Literatura studijní
- Přednáškové materiály v elektronické formě.
- Lecture notes in e-format.
- Myer, A.: Principles of Functional Verification, Newnes, USA, 2003. ISBN: 0750676175.
- Bergeron, J.: Writing Testbenches using SystemVerilog, Springer, USA, 2006. ISBN: 0387292217
- Spear, Ch., Tumbush, G., SystemVerilog for Verification: A Guide to Learning the Testbench Language Features, Springer, USA, 2012. ISBN: 1461407141.
- Haque, F., Michelson, J., Khan, K.: The Art of Verification with SystemVerilog Assertions, Verification Central, USA, 2006. ISBN: 0971199418.
- Amos, D., Lesea, A., Richter, R.: FPGA-Based Prototyping Methodology Manual: Best Practices in Design-For-Prototyping, Synopsys Press, USA,2011. ISBN: 1617300047.
Literatura referenční
- * Myer, A.: Principles of Functional Verification, Newnes, USA, 2003. ISBN: 0750676175. * Bergeron, J.: Writing Testbenches using SystemVerilog, Springer, USA, 2006. ISBN: 0387292217 * Spear, Ch., Tumbush, G., SystemVerilog for Verification: A Guide to Learning the Testbench Language Features, Springer, USA, 2012. ISBN: 1461407141. * Haque, F., Michelson, J., Khan, K.: The Art of Verification with SystemVerilog Assertions, Verification Central, USA, 2006. ISBN: 0971199418.
Osnova přednášek
- Důvody funkční verifikace číslicových systémů. Historie funkční verifikace, jazyků HDL a HVL. Specifikace požadavků a verifikační plán.
- Testování modelů číslicových systémů pomocí simulace. Jazyk VHDL. Tvorba testovacích prostředí. Nejpoužívanější simulátory.
- Úvod do funkční verifikace. Techniky funkční verifikace.
- Metodiky tvorby verifikačních prostředí. HVL jazyky.
- Generovaní verifikačních testů ve formě pseudo-náhodných stimulů. Přímé testy. Omezující podmínky.
- Verifikace řízená pokrytím. Metriky pokrytí. Měření a analýza pokrytí.
- Samo-kontrolní mechanizmy.
- Tvorba tvrzení. Jazyky pro tvorbu tvrzení. Hlášení chyb.
- Verifikace založená na tvrzeních.
- Emulace a prototypování.
- Ladění přímo v obvodě.
- Zvaná přednáška hosta z praxe.
- Speciální případy verifikace číslicových obvodů. Další verifikační přístupy. Výzvy a otevřené problémy verifikace.
Osnova laboratorních cvičení
- Tvorba testovacích okolí pro aritmeticko-logickou jednotku (ALU).
- Tvorba verifikačního prostředí pro ALU.
- Verifikace ALU řízena pokrytím.
- Verifikace ALU založena na tvrzeních.
Osnova ostatní - projekty, práce
Návrh a implementace verifikačního prostředí pro vybraný číslicový systém.
Průběžná kontrola studia
Účast na laboratorních cvičeních a vypracování projektu v předepsaném termínu.
Podmínky zápočtu:
Zápočet není ustanoven.
Podmínky zápočtu
Zápočet není ustanoven.
Zařazení předmětu ve studijních plánech