Publication Details

Polymorfní hradla pro optimalizaci testu obvodu

STAREČEK, L. Polymorfní hradla pro optimalizaci testu obvodu. Sborník příspěvků Česko-slovenského semináře Počítačové architektury a diagnostika pro studenty doktorandského studia. Plzeň: Západočeská univerzita v Plzni, 2007. s. 41-46. ISBN: 978-80-7043-605-9.
English title
Polymorphic gates for test optimalization
Type
conference paper
Language
Czech
Authors
Keywords

polymorphic electronics, polytronics, polymorphic gates, ATPG, design for test, test vectors reduction

Abstract

Polymorphic electronics (polytronics) can be seen as a novel approach to the design of electronic circuits which are able to change their function with respect to the external conditions (temperature, light, power supply voltage, etc.). This paper shows new application of polymorphic electronics. Polymorphic gates are inserted into conventional circuits for reduction count of test vector, which are needed for achieve of requested test parameters. In first mode new circuit behave as original circuit. In second mode this circuit can be tested with fewer test vectors with same fault coverage as original circuit. Six circuits were used in tests and count of test vectors can be reduced up to 50%. Article show some problems of this concept too.

Published
2007
Pages
41–46
Proceedings
Sborník příspěvků Česko-slovenského semináře Počítačové architektury a diagnostika pro studenty doktorandského studia
ISBN
978-80-7043-605-9
Publisher
Západočeská univerzita v Plzni
Place
Plzeň
BibTeX
@inproceedings{BUT28838,
  author="Lukáš {Stareček}",
  title="Polymorfní hradla pro optimalizaci testu obvodu",
  booktitle="Sborník příspěvků Česko-slovenského semináře Počítačové architektury a diagnostika pro studenty doktorandského studia",
  year="2007",
  pages="41--46",
  publisher="Západočeská univerzita v Plzni",
  address="Plzeň",
  isbn="978-80-7043-605-9"
}
Back to top