Publication Details

Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design

GAJDA, Z.; SEKANINA, L. Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design. 2007 Genetic and Evolutionary Computation Conference. New York: Association for Computing Machinery, 2007. p. 245-252. ISBN: 9781595936974.
Czech title
Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design
Type
conference paper
Language
English
Authors
Gajda Zbyšek, Ing., Ph.D. (RG EHW)
Sekanina Lukáš, prof. Ing., Ph.D. (DCSY)
URL
Keywords

digital circuit, evolutionary design, cartesian genetic programming

Abstract

V článku je ukázáno, že evoluční návrh obvodů vedený na úrovni hradel umožňuje
generovat inovativní řešení i na úrovni tranzistorů. Pomocí nekonvenčních hradel
NAND/NOR a NOR/NAND byly nalezeny nové implementace sčítaček a majoritních
obvodů, které obsahují méně tranzistorů než existující řešení. Použití
nekonvenčních hradel rovněž vedlo k zjednodušení problému pro evoluční
algoritmus. 

Published
2007
Pages
245–252
Proceedings
2007 Genetic and Evolutionary Computation Conference
Conference
Genetic and Evolutionary Computation Conference , London, GB
ISBN
9781595936974
Publisher
Association for Computing Machinery
Place
New York
BibTeX 
@inproceedings{BUT28799,
  author="Zbyšek {Gajda} and Lukáš {Sekanina}",
  title="Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design",
  booktitle="2007 Genetic and Evolutionary Computation Conference",
  year="2007",
  pages="245--252",
  publisher="Association for Computing Machinery",
  address="New York",
  isbn="9781595936974",
  url="http://www.fit.vutbr.cz/~sekanina/publ/gecco07/gajda-sekanina.pdf"
}
Back to top