Publication Details
Evoluční snižování příkonu: Od obvodů na úrovni tranzistorů po neuronové sítě na čipu
MRÁZEK, V. Evoluční snižování příkonu: Od obvodů na úrovni tranzistorů po neuronové sítě na čipu. Počítačové architektury a diagnostika PAD 2016. Bořetice: Fakulta informačních technologií VUT v Brně, 2016. s. 61-64. ISBN: 978-80-214-5376-0.
English title
Evolutionary reduction of power consumption: From transistor-level circuits till neural networks on the chip
Type
conference paper
Language
Czech
Authors
Mrázek Vojtěch, Ing., Ph.D.
(DCSY)
Keywords
power consumptionevolutionary designneural networksmedian filtersorting networks
Abstract
The decreasing of power consumption becomes to be very important. The aim of this work is to utilise evolutionary algorithms in order to optimisation of the power consumption of digital circuits. It focus on the application of the algorithms in the real-world problems. Four applications were selected to show the ability of the proposed algorithms to decrease the power. New modules described on the transistor-level were designed, the power consumption of median filters were reduced, the new methods of approximate sorting were shown and the new approach for approximation in neural networks was introduced.
Published
2016
Pages
61–64
Proceedings
Počítačové architektury a diagnostika PAD 2016
ISBN
978-80-214-5376-0
Publisher
Fakulta informačních technologií VUT v Brně
Place
Bořetice
BibTeX
@inproceedings{BUT133496,
author="Vojtěch {Mrázek}",
title="Evoluční snižování příkonu: Od obvodů na úrovni tranzistorů po neuronové sítě na čipu",
booktitle="Počítačové architektury a diagnostika PAD 2016",
year="2016",
pages="61--64",
publisher="Fakulta informačních technologií VUT v Brně",
address="Bořetice",
isbn="978-80-214-5376-0",
url="https://www.fit.vut.cz/research/publication/11194/"
}