


# CatapultC

Tomáš Martínek


Vysoké učení technické v Brně, Fakulta informačních technologií v Brně  
Božetěchova 2, 612 66 Brno  
ant@fit.vutbr.cz



INVESTICE DO ROZVOJE VZDĚLÁVÁNÍ



- Základní schéma návrhu
- Datové typy s bitovou přesností
- Syntéza smyček
- Mapování rozhraní a paměť
- Shrnutí

- Postup při vytváření obvodů
  1. Příprava zdrojových kódů v jazyce C/C++
  2. Výběr technologie
  3. Nastavení omezujících podmínek
  4. Plánování
  5. Generování RTL
  6. Verifikace RTL





- Popis algoritmu, který by měl být realizován pomocí hardwarového obvodu se očekává v jazyce ANSI C/C++
- Zdrojový kód neobsahuje žádnou informaci o hodinovém signálu a rozdělení výpočtu do jednotlivých kroků
- Popisovaný program lze zkompilovat na běžně dostupných kompilátorech (GCC, Microsoft Visual C++) a lze dokonce spustit na běžném procesoru
- Jazyk C++ lze efektivně použít např. pro konstrukci objektů nebo šablon generických obvodů pracujících s různou datovou šířkou/datovými typy (posuvný registr, apod.).
- Některé konstrukce nejsou syntézou podporovány, např.:
  - Dynamická alokace paměti
  - Union struktury
  - Datové typy float a double (nahrazeno novými typy `ac_fixed`)
  - Rekurze s neznámou hloubkou zanoření

- Výběr cílové technologie
  - ASIC, FPGA
- Výběr nástroje generování RTL
  - DesignCompiler, Precision, apod.
- Výběr volitelných knihoven prvků
  - Paměťové bloky RAM, ROM
- Nastavení požadované hodinové frekvence výsledného obvodu
- Nastavení podrobnějších vlastností hodinového signálu a signálu Reset
  - CLK: fázový posun, rozložení 0/1
  - RESET: synchronní/asynchronní




- Cíl syntézy:
  - Latence vs. Plocha
  - Spotřeba
- Optimalizace smyček:
  - Rozbalení
  - Zřetězení
- Mapování rozhraní:
  - Běžný vodič
  - Vodič s EN signálem
  - Handshake protokol
  - Paměťové rozhraní
- Mapování proměnných:
  - Pole do paměti RAM/ROM





- Na základě zadaných omezujících podmínek je vytvořen plán výpočtu – tj. rozdělení do kontrolních kroků (C-steps)
- Při plánování se využívá vlastností prvků cílové technologie – různý poměr latence vs. množství zdrojů
- Lze mapovat více operací do jednoho kontrolního kroku popř. použít jejich zřetězené varianty
- Výstupem je Ganttův diagram

```
void accumulate(int a, int b, int c, int d,  
               int &dout) {  
    int t1,t2;  
    t1 = a + b;  
    t2 = t1 + c;  
    dout = t2 + d;  
}
```




Scheduled clock cycles  
referred to as c-steps










- Co je to „C-step“?
  - Odpovídá stavu konečného automatu
  - C-steps mohou vytvářet hierarchickou strukturu (např. při zanoření smyček)
  - Na nejnižší úrovni nesmí být kratší než takt hodinového signálu
- C-step zahrnuje:
  - množinu naplánovaných operací
  - režii spojenou s implementací stavu automatu, implicitně nastavena na 20% u ASIC a 40% u FPGA (routování)



- S ohledem na cíle plánování jsou vybírány z knihovny implementace komponent s různým poměrem plocha/zpoždění
- **ASIC**: obvykle 4 implementace/operaci
- **FPGA**: obvykle 1 implementace/operaci



- Plocha
  - Používá komponenty s nejmenší plochou za cenu vyšší latence
- Latence
  - Používá komponenty s nejmenší latencí za cenu vyšší plochy
- Plocha + omezení na maximální latenci
  - Nesmí přesáhnout zadanou latenci a snaží se dosáhnout co nejmenší plochy =  
Časově omezené plánování
- Latence + omezení na maximální plochu
  - Nesmí přesáhnout zadanou plochu a snaží se dosáhnout co nejmenší latence =  
Prostorově omezené plánování



- Pokud vyhovuje vytvořený plán s ohledem na latenci a odhadované množství zdrojů je vygenerováno výsledné RTL schéma
- Zahrnuje:
  - Alokaci zdrojů
  - Generování FSM
  - Vytvoření schémat
  - Výstupní reporty zahrnující přesnou informaci o množství zdrojů a doby výpočtu, včetně seznamu kritických cest
- Podporuje řadu výstupů (VHDL, Verilog, Netlist, apod.)

Solution Settings: my\_filter.v2  
 Current state: extract  
 Project: Catapult

Design Input Files Specified


Processes/Blocks in Design

Bill Of Materials (Datapath)

| Component Name                 | Area Score | Delay Post | Alloc | Post | Assign |
|--------------------------------|------------|------------|-------|------|--------|
| [Lib: mgc_ioport]              |            |            |       |      |        |
| mgc_in_wire_en(2,8)            | 0.000      | 0.000      | 1     | 1    |        |
| mgc_out_stdreg_en(4,8)         | 0.000      | 0.000      | 1     | 1    |        |
| [Lib: mgc_sample-090nm_beh_dc] |            |            |       |      |        |
| mgc_add(15,1,1,0,16,3)         | 170.718    | 0.594      | 1     | 0    |        |
| mgc_add(15,1,1,0,16,4)         | 141.969    | 1.079      | 0     | 1    |        |
| mgc_add(30,0,24,1,30,4)        | 522.215    | 2.778      | 1     | 1    |        |
| mgc_add(6,0,1,1,7,4)           | 102.578    | 0.766      | 1     | 1    |        |
| mgc_and(1,2,4)                 | 3.131      | 0.031      | 0     | 1    |        |
| mgc_and(1,3,4)                 | 4.715      | 0.054      | 0     | 1    |        |
| mgc_and(30,2,4)                | 93.937     | 0.031      | 1     | 0    |        |
| mgc_and(30,3,4)                | 141.439    | 0.054      | 0     | 1    |        |
| mgc_and(6,2,4)                 | 18.787     | 0.031      | 0     | 1    |        |
| mgc_and(8,2,4)                 | 25.050     | 0.031      | 0     | 63   |        |
| mgc_mul(8,1,16,1,24,4)         | 2652.370   | 2.435      | 1     | 1    |        |
| mgc_mux(1,1,2,4)               | 5.716      | 0.133      | 0     | 1    |        |
| mgc_mux(6,1,2,4)               | 34.295     | 0.133      | 0     | 1    |        |
| mgc_mux(7,1,2,4)               | 40.011     | 0.133      | 1     | 0    |        |
| mgc_mux(8,1,2,4)               | 45.727     | 0.133      | 64    | 65   |        |
| mgc_mux(8,6,64,4)              | 1835.141   | 0.453      | 1     | 1    |        |

Bill of Materials  
 Podrobný seznam  
 spotřebovaných zdrojů pro  
 jednotlivé operace

RTL schéma a výpis  
 kritických cest




| Path   | Start Point        | End Point          | Delay  | Slack  |
|--------|--------------------|--------------------|--------|--------|
| Path 1 | fir_filter:core... | fir_filter:core... | 2.8995 | 0.1035 |
| Path 2 | fir_filter:core... | fir_filter:core... | 2.8995 | 0.1035 |
| Path 3 | fir_filter:core... | fir_filter:core... | 2.8995 | 0.1035 |
| Path 4 | fir_filter:core... | fir_filter:core... | 2.8995 | 0.1035 |

Path Start Point  
 5  
 fir\_filter:core/reg(MAC:asn#3.dft)  
 Instance  
 fir\_filter:core/reg(MAC:asn#3.dft)  
 fir\_filter:core/MAC:asn#3.dft  
 fir\_filter:core/MAC-4:mul  
 fir\_filter:core/MAC-4:mul.itm  
 fir\_filter:core/MAC:acc#5


- Konkrétní realizace na úrovni RTL se označuje jako **mikroarchitektura**
- Úpravou omezujících podmínek a vytvořením nového plánu lze vytvářet různé mikroarchitektury
- Catapult shromažďuje informace o jednotlivých mikroarchitekturách a umožňuje se mezi nimi snadno přepínat

```
void accumulate4(int din[4], int &dout){  
    int acc=0;  
    ACCUM:for(int i=0;i<4;i++){  
        acc += din[i];  
    }  
    dout = acc;  
}
```



| Solution               | Latency Cycles | Latency Time | Throughput Cycles | Throughput Time | Total Area | Slack |
|------------------------|----------------|--------------|-------------------|-----------------|------------|-------|
| my_filter.v1 (extract) | 65             | 650.00       | 67                | 670.00          | 30266.60   | 2.51  |
| my_filter.v2 (extract) | 65             | 650.00       | 64                | 640.00          | 20823.69   | 1.41  |
| my_filter.v3 (extract) | 34             | 340.00       | 32                | 320.00          | 24844.10   | 2.60  |
| my_filter.v4 (extract) | 16             | 160.00       | 16                | 160.00          | 34850.11   | 1.95  |
| my_filter.v5 (extract) | 2              | 20.00        | 1                 | 10.00           | 244390.65  | 2.91  |

- Pro verifikaci obvodu je potřeba napsat **testbench** v jazyce C/C++
- **Testbench** = program, který otestuje požadovanou funkci dostatečnou sadou vstupních hodnot
- Testbench je aplikován na původní zdrojový kód (spuštěný na běžném procesoru) a současně na vygenerovaný RTL obvod (simulovaný v ModelSIMu)
- CatapultC automaticky zajistí vytvoření rozhraní mezi testbench souborem a prostředím ModelSIM
- **Výsledky obou testů jsou porovnány** a v případě neshody je chyba dohledána a zobrazena na časovém diagramu ModelSIMu



- Základní schéma návrhu
- Datové typy s bitovou přesností
- Syntéza smyček
- Mapování rozhraní a paměť
- Shrnutí



- Proč datové typy s bitovou přesností?
  - Na úrovni hardware se počítá každý bit
  - Aby bylo možné porovnat, zda je implementace na RTL úrovni shodná s původním algoritmem v C++
- Vychází se z knihovny **Algorithmic C**
  - Podporuje jak celočíselné typy, tak typy s pevnou řádovou čárkou
  - Efektivní implementace – vede na rychlou simulaci i na úrovni jazyka C++


- Celočíselný datový typ `ac_int` vytváří bitový vektor zadané délky
- Je k dispozici v podobě šablony (template), která umožňuje nastavit nejen datovou šířku, ale i rozlišit znaménkové/neznaménkové hodnoty
- Pro použití: `#include <ac_int.h>`
- Je potřeba si hlídat možné přetečení!

| Neznaménkový                                                          | Znaménkový                                                         |
|-----------------------------------------------------------------------|--------------------------------------------------------------------|
| <code>ac_int&lt;W, false&gt;</code>                                   | <code>ac_int&lt;W, true&gt;</code>                                 |
| Rozsah:<br>$0 \leq x \leq 2^W - 1$                                    | Rozsah:<br>$-2^{W-1} \leq x \leq 2^{W-1} - 1$                      |
| Příklad: 10 bitů neznaménkově<br><code>ac_int&lt;10, false&gt;</code> | Příklad: 10 bitů znaménkově<br><code>ac_int&lt;10, true&gt;</code> |


```
const double pi = 3.14;  
int main(){  
    fstream fptr;  
    fptr.open("tmp.txt", fstream::out);  
    ac_int<7,true> x[128];  
    for(int i=0;i<128;i++){  
        x[i] = OFFSET + 63*sin(2*pi*i/64);  
        fptr << x[i] <<endl;  
    }  
    fptr.close();  
}
```

7-bit signed:  $-64 < x < 63$

OFFSET = 0;



OFFSET = 14;



- Datový typ `ac_fixed` reprezentuje bitový vektor se zadanou pozicí desetinné čárky
- Skrze šablonu lze volit datovou šířku celočíselné i desetinné části včetně znaménkovosti

Deklarace:


```
ac_fixed<W,I,S> x;
```

W – celková datová šířka

I – datová šířka celočíselné části

S – znaménkovost (true, false)


Rozsah:

$$0 \leq x \leq (1 - 2^{-W})2^I$$


- Volitelné parametry datového typu `ac_fixed`:
  - `ac_fixed<W, I, S, Q, O>`
  - kde `Q` je režim a `O` je způsob ošetření přetečení
- Kvantizace
  - Způsob ošetření ztráty bitů napravo od LSB
    - `AC_TRN`: useknutí (implicitní chování)
    - `AC_RND`: zaokrouhlení
- Přetečení
  - Způsob ošetření při hodnoty mimo rozsah
    - `AC_WRAP`: přetečení nebo podtečení (implicitní chování)
    - `AC_SAT`: saturace, tj. posun na hraniční hodnotu


```
#include <ac_fixed.h>
const double pi = 3.14;
const double OFFSET = 0.2;
int main(){
    fstream fptr;
    fptr.open("tmp.txt", fstream::out);
    ac_fixed<7,1,true,AC_TRN,AC_WRAP> x[128];

    for(int i=0;i<128;i++){
        x[i] = OFFSET + 0.98*sin(2*pi*i/(double)64);
        fptr << x[i] <<endl;
    }
    fptr.close();
}
```



```
#include <ac_fixed.h>
const double pi = 3.14;
const double OFFSET = 0.2;
int main(){
    fstream fptr;
    fptr.open("tmp.txt", fstream::out);
    ac_fixed<7,1,true,AC_TRN,AC_SAT> x[128];

    for(int i=0;i<128;i++){
        x[i] = OFFSET + 0.98*sin(2*pi*i/(double)64);
        fptr << x[i] <<endl;
    }
    fptr.close();
}
```



- Operace zaokrouhlování a saturace vyžadují výpočetní zdroje navíc – měli by se používat obezřetně  
v
  - Systémy odolné proti poruchám
  - Komunikačních systémech
  - Zpracování videa (přetečení/podtečení barvy pixelu)
- Knihovna Algorithmic C implementuje na datových typech všechny běžně používané operace (součet, rozdíl, násobení, apod.)
- Výrazným způsobem šetří návrháři práci a zabraňuje častým chybám, které vznikají v případech, kdy si návrháři vytváření tuto knihovnu sami

- Operátor pro výběr bitu []
  - `y[k] = x[i];`
- Metoda pro čtení více bitů
  - `slc<W>(int lsb)`
  - `x = y.slc<2>(5)` odpovídá `x:=y(6 downto 5)`
- Metoda pro zápis více bitů
  - `set_slc(int lsb, ac_int &slc)`
  - `x.set_slc(7, y);`
- Pomocné metody pro konverzi
  - `.to_int, .to_uint, .to_double, .to_string`



- Základní schéma návrhu
- Datové typy s bitovou přesností
- **Syntéza smyček**
- Mapování rozhraní a paměť
- Shrnutí



- Jedna z konstrukcí, která může výrazným způsobem ovlivnit výsledek syntézy
  - Techniky rozbalování, zřetězení nebo spojování smyček
- Typy podporovaných smyček
  - `for`, `while`, `do while`
- Každá smyčka obsahuje 4 části:
  1. Inicializaci
  2. Testovací podmínku
  3. Inkrement
  4. Seznam příkazů
- Příklad syntaxe pro smyčku `for`:

```
LABEL: for( initialization; test-  
condition; increment ) {  
    statement-list or loop body;  
}
```

- Všechny smyčky programu jsou implicitně nerozbalené – tělo smyčky je prováděno sekvenčně
- Výpočet těla trvá vždy nejméně jeden takt hodinového signálu

```
void accumulate(int din[4], int &dout){  
    int acc=0;  
    ACCUM:for(int i=0;i<4;i++){  
        acc += din[i];  
        <Implied wait-until-clock>  
    }  
    dout = acc;  
}
```

Design Constraints  
All loops left rolled



- Rozbalování smyček je jeden z nejefektivnějších způsobů, jak zvýšit stupeň paralelismu
- Výsledný stupeň paralelismu však mohou výrazně ovlivnit datové závislosti


Rozbalení těla smyčky do několika kopií




Datové závislosti nejsou ve smyčce přítomny – všechny těla smyček lze provádět paralelně



Vzhledem k datovým závislostem nelze smyčku rozbalit



Obvykle je výsledek někde mezi




- Příklad: dvojnásobné rozbalení smyčky – replikuje tělo smyčky dvakrát a snaží se jej vykonat paralelně

## Design Constraints

Clock frequency slow enough to ignore dependencies


Unroll by two

```
void accumulate(int din[4], int &dout){
    int acc=0;
    ACCUM:for(int i=0;i<4;i++){
        acc += din[i];
    }
    dout = acc;
}
```



## Manual unroll by two

```
void accumulate(int din[4], int &dout){
    int acc=0;
    ACCUM:for(int i=0;i<4;i+=2){
        acc += din[i];
        acc += din[i+1];
    }
    dout = acc;
}
```




- Příklad: Úplné rozbalení smyčky – všechny 4 iterace jsou rozbaleny a naplánovány současně

## Design Constraints

Clock frequency slow enough to ignore dependencies


Unroll fully

```
void accumulate(int din[4], int &dout){  
    int acc=0;  
    ACCUM:for(int i=0;i<4;i++){  
        acc += din[i];  
    }  
    dout = acc;  
}
```




## Manual unroll fully

```
void accumulate(int din[4], int &dout){  
    int acc=0;  
    acc += din[0];  
    acc += din[1];  
    acc += din[2];  
    acc += din[3];  
    dout = acc;  
}
```



- U každé smyčky lze individuálně nastavit zda má:
  - Zůstat nerozbalena,
  - Zcela se rozbalit
  - Rozbalit se jen částečně



- Počet iterací musí být předem znám
- Při rozbalování vnořených smyček je vhodné začít od nejvnitřnějších
- Rozbalovat s ohledem na dostupnou vstupně/výstupní propustnost
- Smyčky vhodné rozbalení:
  - Malý počet iterací
  - Malý počet operací
  - S minimem zpětných vazeb
  - S minimem nedostatkových zdrojů




- Zřetězení smyček umožňuje vykonávat následující iteraci ještě dříve, než skončí provádění předchozí iterace
- Zřetězení umožňuje překrytí po sobě jdoucích iterací smyčky a zvyšuje výkonnost obvodu
- Jako smyčku lze chápat i hlavní program (Main), který reprezentuje obvod běžící v nekonečné smyčce
- Příklad:

Main loop

```
→ void accumulate(int a, int b, int c, int d, int &dout){  
    int t1,t2;  
    t1 = a + b;  
    t2 = t1 + c;  
    dout = t2 + d;  
}
```



- Počáteční interval (Initialization Interval - II)
  - Vyjadřuje počet taktů před spuštěním následující iterace
- Latence (Latency)
  - Vyjadřuje počet taktů od začátku výpočtu po získání prvního výstupu
- Propustnost (Throughput)
  - Vyjadřuje četnost (v počtech taktů) s jakou mohou být generovány výstupy

- Implicitně není smyčka zřetězena
- Tělo smyčky je ukončeno po čtyřech taktech (1 takt režie)
- Až po ukončení celé iterace se začne provádět další iterace
- Pro implementaci postačuje jedna sčítačka
- Latence = 3, Propustnost = 4





```
void accumulate(int a, int b,  
               int c, int d, int &dout){  
    int t1,t2;  
    t1 = a + b;  
    t2 = t1 + c;  
    dout = t2 + d;  
}
```


- Nastavením  $II = 2$  jsou nové iterace spouštěny co dva takty hodinového signálu
- Obvod obsahuje dva stupně zřetězení
- V kroku C3 je potřeba provádět dva součty => obvod musí obsahovat dvě sčítačky
- Latence = 3, Propustnost = 2



- Nastavením  $ll = 1$  jsou nové iterace spouštěny každý takt
- Obvod obsahuje tři stupně zřetězení
- V kroku C3 je potřeba provádět až tři součty => obvod musí obsahovat tři sčítačky sčítačky
- Latence = 3, Propustnost = 1




- U každé smyčky lze samostatně nastavit inicializační interval zřetězení
- Nastavení se automaticky aplikuje i na všechny vnořené smyčky




- U některých obvodů nelze zřetězení provést díky zpětným vazbám
- Příklad:
  - Zřetězení s  $ll=1$  není možné
  - Výpočet nové hodnoty  $C$  vyžaduje výsledek z předchozí iterace
  - Zřetězení s  $ll=2$  již bude pracovat správně

```
for (int i=0; i<N; i++) {  
    temp = (A[i] + C) * B[i];  
    S[i] = temp;  
    C    = temp >> 16;  
}
```



- Zřetězení může bránit omezený přístup z/do externí paměti
- Příklad:
  - V jednom okamžiku je požadován zápis výsledku z první iterace a načtení nových operandů pro čtvrtou iteraci
  - Paměť je ale pouze jednoportová
  - Jedno z řešení může být např. použití dvouportové paměti

```
for (int i=0; i<N; i++) {  
    T[i] = A[i] * B[i] * T[i];  
}
```






- Zřetězení smyček je vhodné pro:
  - Zvýšení propustnosti dat skrze obvod
  - Snížení latence
- Zvýšení počátečního intervalu (II) vede úsporu zdrojů (vyšší míra sdílení zdrojů)
- Zřetězení vnořených smyček aplikujte postupně od nejvnitřnější smyčky k vnějším smyčkám



Two sequential Loops With Loop Merging Disabled



Two sequential Loops Merged

```
void loop_merging1 (  
    unsigned char &mod,  
    char a[3],  
    char b[3],  
    char c[4],  
    char d[4]  
) {  
    for (int i = 0; i<3; i++)  
        b[i] = (a[i] * mod) >> 8 ;  
    for (int j = 0; j<4; j++)  
        d[j] = (c[j] * mod) >> 8 ;  
}
```

- Spojování smyček (Loop Merging) je schopno implementovat dvě nezávislé smyčky paralelně
- Výsledná doba výpočtu je pak rovna maximu z obou smyček

```
void loop_merging1 (  
    unsigned char &mod,  
    char a[3],  
    char b[3],  
    char c[4],  
    char d[4]  
) {  
    for (int i = 0; i<3; i++)  
        b[i] = (a[i] * mod) >> 8 ;  
    for (int j = 0; j<4; j++)  
        d[j] = (c[j] * mod) >> 8 ;  
}
```

Equivalent  
Code




```
void loop_merging2 (  
    unsigned char &mod,  
    char a[3],  
    char b[3],  
    char c[4],  
    char d[4]  
) {  
    for (int j = 0; j<4; j++) {  
        if (j<3) b[j] = (a[j] * mod) >> 8 ;  
        d[j] = (c[j] * mod) >> 8 ;  
    }  
}
```

- **Příklad:** Při spojení smyček jsou vyžadovány dvě násobičky, v původní verzi stačila jedna
- Implicitně je u všech smyček povoleno spojení
- **Důvody pro vypnutí spojení**
  - Snaha sdílet zdroje
  - Omezená vstupně/výstupní propustnost může vyžadovat sekvenční přístup k externím zdrojům

- Základní schéma návrhu
- Datové typy s bitovou přesností
- Syntéza smyček
- **Mapování rozhraní a paměť**
- Shrnutí


- Vstupy a výstupy jsou odvozeny od parametrů hlavní (main) funkce
- Podle způsobu použití parametru automaticky rozpozná směry IN, OUT a INOUT
- Jazyk C již ale neříká nic o tom, jak jsou hodnoty na rozhraní předávány (komunikační protokol)
- Z knihovny lze k jednotlivým parametrům přiřadit předdefinované typy nejčastěji používaných protokolů (*wired*, *wired\_en*, *handshake*), popř. definovat svůj vlastní

```
void func ( int  A[5][16],  
           char B[16],  
           bool mode   ) {  
    ...  
}
```




```
void accumulate(int din[4], int &dout, int &threshold, bool &flag) {  
    int acc=0;  
    ACCUM:for(int i=0;i<4;i++){  
        acc += din[i];  
        if(flag)  
            if(acc > threshold)  
                acc = threshold;  
    }  
    dout = acc;  
}
```

- Parametry předávané referencí jsou označeny znakem &
- Jsou čteny pokaždé, když se využívají – parametr pouze odkazuje na hodnotu, která se může v průběhu zpracování měnit




```
void accumulate(int din[4], int &dout, int threshold, bool flag){  
    int acc=0;  
    ACCUM:for(int i=0;i<4;i++){  
        acc += din[i];  
        if(flag)  
            if(acc > threshold)  
                acc = threshold;  
    }  
    dout = acc;  
}
```

- Parametry předané hodnotou jsou čteny pouze jednou a to na začátku rutiny
- Jsou uloženy do pomocných registrů odkud se využívají po celou dobu výpočtu




- Implicitní typ rozhraní, bez pomocných signalů (enable, handshake)
- Návrhář je zodpovědný za korektní přísun vstupních dat a odběr výstupních dat na základě výsledku plánování

```
#pragma design top  
void add(int a, int b, int &dout){  
    dout = a+b;  
}
```



"a" and "b" I/O read in C1

"dout" I/O written in C2



"a" and "b" read without handshake in C1

"dout" written without handshake in C2



- Do rozhraní je ke každému parametru doplněn enable signal s příponou \*\_lz
- Výsledný obvod sám aktivuje tyto enable signály v okamžiku, kdy vyžaduje čtení nebo zápis

```
#pragma design top  
void add(int a, int b, int &dout){  
    dout = a+b;  
}
```

Resource: a\_rsc

Resource Type: mgc\_ioport.mgc in wire\_en


Stage Replication: 0

Input Delay

Library Delay: 0.0 ns



Inherited Delay: 0.0 ns

Port Delay: 0.000000 ns




- Kromě enable signálů \*\_lz jsou do rozhraní doplněny také \*\_vz signály vyjadřující potvrzení dat ze strany externí komponenty
- Dokud nepřijde potvrzení zůstává enable signál aktivní a současně je jádro obvodu pozastaveno (podobně jako u zřetěžené linky)

```
#pragma design top  
void add(int a, int b, int &dout){  
    dout = a+b;  
}
```




- Pokud je vstupem pole hodnot se sekvenčním přístupem, lze využít paměťové rozhraní
- Do rozhraní jsou doplněny signály \*\_data\_in, \*\_data\_out, \*\_addr, \*\_re, \*\_we
- Čtení i zápis probíhají synchronně

```
void test2 (  
    int8 a[8],  
    int13 &result  
) {  
    int13 acc =0;  
    for (int i=0;i<8;i++)  
        acc += a[i] ;  
    result = acc ;  
}
```



- Konfigurovat lze:
  - Polaritu Read a Write Enable signálů
  - Přítomnost Byte Enable signálů
  - Vstupní a výstupní zpoždění používané paměti
  - Způsob uložení dat
    - Blokově
    - Prokládaně



- Při rozbalování smyček vzrůstá obvykle požadavek na vstupně/výstupní propustnost
- V rámci paměťového rozhraní lze zvýšit propustnost blokovým přístupem nebo prokládáním – paměť rozdělena do několika bloků s paralelním přístupem


```
ac_int<8,false> a[16];  
directive set /top_func/sub_func_proc/a_rsc -INTERLEAVE 4
```

| a_rsc_0 | a_rsc_1 | a_rsc_2 | a_rsc_3 |
|---------|---------|---------|---------|
| a[0]    | a[1]    | a[2]    | a[3]    |
| a[4]    | a[5]    | a[6]    | a[7]    |
| a[8]    | a[9]    | a[10]   | a[11]   |
| a[12]   | a[13]   | a[14]   | a[15]   |

```
directive set /top_func/sub_func_proc/a_rsc -BLOCK_SIZE 4
```

| a_rsc_0 | a_rsc_1 | a_rsc_2 | a_rsc_3 |
|---------|---------|---------|---------|
| a[0]    | a[4]    | a[8]    | a[12]   |
| a[1]    | a[5]    | a[9]    | a[13]   |
| a[2]    | a[6]    | a[10]   | a[14]   |
| a[3]    | a[7]    | a[11]   | a[15]   |

- Alternativně lze zvyšovat datovou šířku paměťového bloku a definovat umístění parametrů v rámci datového slova nebo bázové adresy
- Parametry:
  - Word Width
  - Base Address
  - Base Bit
- Příklad: sloučení polí Coeff a Taps do jedné paměti
  - Pole Coeff
    - Word Width: 16
    - Base Address: 0
    - Base Bit: 16
  - Pole Taps
    - Word Width: 8
    - Base Address: 0
    - Base Bit: 0



- Základní schéma návrhu
- Datové typy s bitovou přesností
- Syntéza smyček
- Mapování rozhraní a paměť
- Shrnutí

- Zcela nový pohled na návrh obvodů od definice algoritmu až po výsledné RTL schéma
- Hlavní důraz kladen na práci s plánem v podobě data flow diagramu rozděleného do C-steps (na místo tvorby RTL)
- Vysoká produktivita - během pár kliknutí myší, lze vytvořit zcela nový obvod s jiným poměrem doby zpracování vs. množství výpočetních zdrojů
- Automatizovaný proces verifikace schopný porovnat funkčnost výsledného RTL obvodu oproti původnímu algoritmu napsanému v jazyce C++ a spuštěném na běžném procesoru



- Rozhraní definována až v rámci aplikace omezujících podmínek, podpora nejčastěji používaných komunikačních protokolů
- Velmi propracovaná podpora mapování rozhraní a proměnných do paměťových bloků typu RAM, ROM
- Prozatím je vyžadována poměrně značná interakce s uživatelem při mapování smyček
- Do budoucna lze očekávat větší míru automatizace při rozbalování smyček a prohledávání stavového prostoru všech obvodů

- Mike Fingeroff, ***High-Level Synthesis Blue Book***, January 2010
- Mentor Graphics, ***Catapult C Synthesis User's and Reference Manual***, July 2010

Děkuji za pozornost