Dissertation Topic
Evolutionary Optimization of Logic Circuits
Academic Year: 2024/2025
Supervisor: Vašíček Zdeněk, doc. Ing., Ph.D.
Department: Department of Computer Systems
Programs:
Information Technology (DIT) - full-time study
Information Technology (DIT) - combined study
Information Technology (DIT-EN) - full-time study
Information Technology (DIT-EN) - combined study
Ukazuje se, že metody syntézy číslicových obvodů využívající evolučních algoritmů, zejména kartézského genetického programování pracujícího přímo nad reprezentací na úrovni hradel, jsou schopny produkovat implementace, které jsou v řadě případů mnohem efektivnější (typicky kompaktnější) nežli implementace získané pomocí současných syntézních technik využívajících interní reprezentace (např. AIG) a iterativní aplikace deterministických přepisovacích pravidel. Typickým cílem optimalizace je redukovat počet hradel optimalizovaného obvodu. V praxi se však vyskytuje požadavek optimalizovat obvod z hlediska více kriterií (např. zpoždění, plocha na čipu). V případě využití systému pro účely resyntézy je multikriteriální optimalizace nutností z důvodu zachování zpoždění obvodu, jehož část je předmětem optimalizace.
Cílem disertační práce je navázat na předchozí výzkum a zabývat se možnostmi multikriteriální optimalizace číslicových obvodů s ohledem na dobrou škálovatelnost. Dále se předpokládá využití alternativních reprezentací jako je např. majority uzel, které lépe odrážejí principy nových technologií.
Výzkum spadá do témat řešených výzkumnou skupinou Evolvable Hardware.